أغراض الهندسية
هذا الكائن هو العرف الهندسية وIP، لOV2643 الكاميرا لتكوين. هناك ثلاثة محاور:
(1) ضرورة إنشاء نظام (وهذا هو، ونحن لا تستخدم مجلس التنمية الحالية، لا صفقة دعم مجلس الرسمية) في لوحة مخصصة.
(2) تخصيص IP.
يستخدم (3) لجنة التحقيق المستقلة حافلة في EDK.
من الروتين، وعلى دراية مخصصة لإنشاء واستخدام IP (في التطبيقات العملية، وكثير منها يتم بناؤه ذاتيا الحاجة IP)، فضلا عن تحقيق بعض الفهم للاتفاقات خاصة في طريقة EDK (هنا IIC). (ملاحظة: بعض الخطوات سيتم حذف)
إنشاء الحد الأدنى من نظام
وعند وضع النظام، لأننا تستخدم لإنتاج ألواح الخاصة بهم، حزمة دعم اللوحة (BSP) لا وجود لها، وبالتالي فإن المربع الأحمر في الشكل أدناه فارغا الأيسر، لا حاجة لإضافة ملف مكتبة.
اختر يخلق نظام لمجلس مخصص. كما هو مبين في معلومات التكوين بما يتماشى مع مجلسنا. 1 يبين أن وتيرة من الكريستال خارجي حجمها ليس أكبر من يجب ذكر تردد المعالج في وقت لاحق، إذا كان تردد المعالج أعلى من التردد من الكريستال الخارجي، سوف تتحقق وتيرتها. خارجي مجموعة تردد الكريستال يمكن النظر في ملف UCF. 2 يمثل إمكانية إعادة تعيين مجلسنا هو إعادة تعيين منخفضة، لذلك هنا اختر منخفضة النشط .. هذه المعايير يمكن عرضها وتعديلها في خطوة لاحقة.
الخطوة التالية واستخدام السابقة من مجلس التنمية مماثل، أن نلاحظ هنا هي تردد المعالج هو تردد المعالج. ويمكنك ان ترى الأجهزة الطرفية التالية مربع فارغ، ذلك لأننا لوحات عصامي، دون ملف مكتبة BSP. انقر فوق إنهاء.
إضافة IP
بعد نظام الحد الأدنى المعمول بها، فإن الخطوة التالية هي إضافة IP إلى الداخل. هذا الرقم هو OV2643 واجهة، حيث، SDA، يستخدم SCL في SCCB بروتوكول اجهة، وبروتوكول لجنة التحقيق المستقلة إلى حد كبير نفس، بحيث الموانئ التشغيل اثنين نتمكن من تحقيق ذلك بإضافة XILINX الأساسية IP الخاص (AXI_IIC). لمنافذ أخرى، ونحن ندرك مخصص طريقة IP.
إضافة AXI_IIC
لجنة التحقيق المستقلة البحث مباشرة في كتالوج IP في AXI يمكن أن يحدث الأساسية IIC اجهة IP.
ميناء متصلا الأساسية IP اتصال الأجهزة اي شيء يقوله، مع التركيز على الجانب تطبيق البرمجيات، القول الظهر. (وهناك أيضا منفذ اتصال chipscope، من أجل عرض أفضل للإشارة، كما chipscope الاستخدام، حيث يجري تجاهلها، وسيتم وصف استخدام chipscope بالتفصيل في مقال المستقبل).
إضافة العرف الأساسية IP
انقر Hardware- > إنشاء أو استيراد الطرفية
بعد قليل بسيطة نسبيا، حذفها. يتم التوصل إلى هذه الخطوة، 1 يمثل إنشاء الأساسية IP في المكتبة، وذلك في وقت لاحق نحترم استخدامه المتكرر؛ (2) يمثل إنشاء المشروع الحالي، حيث اخترت 2.
جوهر اسمه ov2643_ports IP، وهناك أيضا قواعد بشأن تسمية، لا يمكن أن يكون بأحرف كبيرة، لا يمكن أن تبدأ مع عدد، إذا كان الاسم غير صحيح، أحمر لون الخط. وفيما يلي 1.00.a رقم إصداره.
بعد أن وصلت هذه الخطوة، تحتاج إلى التحقق من السجل المنطق برنامج مستخدم. من أجل تحقيق وظائف لدينا من خلال العمل في السجل، وهو يتفق مع فكرة استخدام البرنامج EDK، بدلا من الأجهزة النقي.
في هذا العدد حدد السجلات، وهناك سجل 32 بت، كل بت قد تمثل الميناء، الذي سجل سيجتمعون الموانئ 32 المستخدمة. ولكن من أجل فهم أفضل للظهر فيريلوج الإجراءات المنصوص عليها في هذه الوثيقة سجلين، مدخلات السجل واحد والمخرجات باستخدام تسجيل آخر.
في هذه الخطوة، يتم التحقق الثلاثة. علما بأن لأول واحد، لأنني أفضل في فيريلوج، حتى تحقق هذا، لذلك هذا الجزء من العضو الأساسية المنطق IP الذي يتم استخدامه هو فيريلوج، VHDL يفضل الناس لا تحقق ذلك.
القادمة التي تحتاج لتعديل الملفات المختلفة، إضافة المعلومات المنفذ إلى IP مخصص.
الأول هو ملف MPD، PCores- المحلية في مشروع > USER تم العثور عليها خلقت فقط الأساسية IP، انقر بزر الماوس الأيمن على الملف MPD، يمكن MPD فتح الملف.
في الجزء ميناء إضافة #PORT يلي:
التالي هو الملفات VHDL وملفات فيريلوج. هذه الملفين في مجلد المشروع - > pcores- > ov2643_ports_v1_00_a- > HDL في. فتح الملفين، تعديل وفقا لموقف داخل نصائح والتنسيق الموافق.
VHDL ملف تعديل، وهناك ثلاثة أماكن تحتاج إلى إضافة:
تعديل ملف فيريلوج، أول ميناء إضافة:
ثم التركيز على كيفية زيادة المنطق المطلوبة لديهم.
يعني اثنين بسيط جدا، هو slv_reg0 كما السجل الإخراج، slv_reg1 بمثابة السجل الإدخال (يمكننا وضع توضع جميع المنافذ داخل السجل). يمكننا الحصول على البيانات، وإخراج البيانات من خلال تشغيل هذه السجلات اثنين.
بعد التعديل، تأكد من النقر على المشاريع > إعادة تفحص مستودعات المستخدم، التعديلات نافذة المفعول.
ثم يأتي والعملية الأساسية IP هو نفسه - جوهر IP وأضاف - > اتصالات - > تعديل الملف UCF.
نظرا لضيق المكان، والمقطع التالي SDK - "(3) EDK الطريق - IP مخصص (قسم SDK)" يوصف
