ما لين 1،2، 1،2 لى جينمينغ، تشانغ Huwei 1،2، 1،2 Houtian شي، 1،2 قطرة وسيم
(أهم مختبر الوطني للقياس الالكترونية 1. جامعة نورث، وتاييوان 030051، الصين،
2. مفتاح مختبر الأجهزة العلوم والقياس الحيوي، وزارة التربية والتعليم، جامعة نورث، وتاييوان 030051، الصين)
للحصول على كمية كبيرة من البيانات، سرعة عالية، لا يمكن تخزينها مباشرة عرض تم تصميم وحدة نظام القياس عن بعد مشكلة صورة مع ارتفاع السرعة الصورة في الوقت الحقيقي المخزنة في نظام العرض. نظام المتقشف الحقل سلسلة 6 بوابة برمجة مجموعة (FPGA) باعتباره النواة، وذلك باستخدام كاميرا وضع الكاملة المكتسبة وصلة واجهة CMOS إخراج البيانات صورة من الكاميرا، يتم كتابة بيانات الصورة إلى SATA تحكم القرص مجموعة بينغ بونغ المخزن المؤقت ألحان تكنولوجيا DDR3 ، والبيانات جيجابت إيثرنت التي تم تحميلها على معالجة الكمبيوتر، وبيانات الصورة وانخفاض النموذج باستخدام قرار إطار شفط تحويلها إلى 1024 768 بكسل في القرار شكل VGA، وأخيرا من خلال واجهة VGA في الوقت الحقيقي عرض الصور. النتائج التجريبية تشير إلى أن النظام قادر على قرار من 2048 2048 بكسل، تردد إطار 150 و / ق بيانات الصورة عالية السرعة المخزنة في عرض في الوقت الحقيقي.
CLC: TN919.5
كود الوثيقة: A
DOI: 10.16157 / j.issn.0258-7998.2017.06.002
شكل الاقتباس الصيني: مارين، لى جينمينغ، تشانغ Huwei، الخ مرحبا السرعة CMOS تخزين الصور وعرضها في الوقت الحقيقي تصميم النظام التكنولوجيا الالكترونية، 2017،43 (6): 7-10،14.
الإنجليزية شكل الاقتباس: ما لين، لى جينمينغ، تشانغ Huwei، وآخرون. تصميم عالية السرعة CMOS تخزين الصور ونظام العرض في الوقت الحقيقي .Application من تقنيات الالكترونية، 2017،43 (6): 7-10،14.
0 مقدمة
في رصد صورة حقل الطيران، وارتفاع القرار، وكاميرا ارتفاع معدل إطار ديها مجموعة واسعة من التطبيقات الصناعية، فإنه يمكن التقاط بفعالية عالية السرعة موقف تحليق هذه الطائرات، التحليل النهائي ومعالجة الصور عن طريق الكمبيوتر، واستخراج سرعته، والتسارع، الخ المعالم الهامة . مع التحسين المستمر لقرار الكاميرا الصناعي ومعدل الإطار، ومتطلبات نظام تخزين الصور تتزايد أيضا، وخاصة في مجال المأهولة اختبار التحليق في الفضاء، يجب أن يكون نظام التخزين قادرة على التعامل مع الظروف البيئية المعقدة. القرص الصلب الميكانيكي التقليدي وناند فلاش وسائط تخزين مثل القدرات الصغيرة، والعمليات المعقدة والمضادة للتشويش أوجه القصور قدرة الفقراء، في حين أن SSD الصلبة القرص الصلب الدولة، مع قدرتها الكبيرة، وسرعة عالية، وخصائص بيئية جيدة وغيرها من الخصائص، في مجال البحث العلمي، والفضاء، واختبار العسكري وغيرها من المجالات، لديها آفاق تطبيق واسع النطاق.
في هذه المرحلة، واستخدام الرئيسي من الحصول على البيانات الصورة التقليدية فلاش. وثيقة والمصفوفات ذاكرة فلاش باستخدام البيانات، على الرغم من أن سرعة الوصول تحسنت إلى حد ما، ولكن هناك عملية معقدة واجهة، وضعف الاستقرار. يتم عرض وثيقة استخدام البيانات صورة بطاقة الحصول على الصور في الوقت الحقيقي، وزيادة حجم وتعقيد النظام، ودقة وضوح الصورة ليست عالية. ورقة FPGA باستخدام وظيفة تطوير النظام، الذاكرة صورة عالية السرعة، قد قراءة بيانات الصورة الأصلية بعد إعادة تدويرها الطائرات الأربع الحالة الصلبة الذاكرة تكوين محرك الأقراص SSD مجموعة، في حين ضخ في شكل انخفاض إطارات القرار وبيانات الصورة عرض في الوقت الحقيقي، وذلك للحد من عرض النطاق الترددي عندما تكون البيانات القياس عن بعد العودة، لتحقيق عالية السرعة ذات قدرة كبيرة لتخزين البيانات في الوقت الحقيقي وعرض الصور، وقابلية.
1 تصميم النظام
رسم بياني العام للنظام التصميم هو مبين في الشكل (1). أنتجت نقطة رمادي يختار نظام GZL-CL-41C6 سرعات طراز الكاميرا الرمادي، من خلال واجهة الكاميرا لينك لإرسال إشارة التزامن وبيانات الصورة، المنفذ التسلسلي لتلقي الأمر كاميرا مراقبة، دقة وضوح الصورة من 2048 2048 بكسل، ومعدل الإطار هو 150 و / ثانية، تنسيق بكسل من 8 بت . لأن البيانات التي تنتجها الكاميرا نحو 600 MB / ثانية، ومتجانسة الحالة الصلبة سرعة الكتابة على القرص واجهة SATA2.0 حوالي 180 ميغا بايت / ثانية ، فإنه يتم تكوين باستخدام أربع سواقات التخزين RAID0 مجموعة. بعد انتقال نظام جمع البيانات الكاميرا الصناعية إخراج صورة عالية السرعة، والبيانات إلى FPGA تنقسم إلى قسمين، على طول الطريق من خلال مخبأ DDR3، SSD في موازاة الانحياز، والطريقة الأخرى بعد تحويل الشكل إلى ذاكرة التخزين المؤقت DDR3، ثم VGA واجهة البيانات صورة العرض في الوقت الحقيقي.
2 تصميم نظام الدوائر الأجهزة
صورة وحدة اكتساب 2.1
الصناعي headend نظام الكاميرا باستخدام 8 الصنبور البيانات بكسل إخراج الوضع، أي ثمانية بكسل وقت إخراج البيانات، واستخدام الكاملة وضع الكاميرا الدوائر واجهة وصلة. في وضع كامل، تستخدم الكاميرا واجهة ربط اثنين من وصلات، واستخدام البيانات واجهة 3 شرائح، شريحة كاميرا مراقبة ورقاقة الاتصال التسلسلي. قد يتم تحويل LVDS التفاضلية كابل نقل إشارة كاميرا ربط FPGA إلى إشارات مستوى TTL معالجتها مباشرة من خلال رقاقة واجهة.
توصيل الكاميرا إلى الرسم البياني FPGA هو مبين في الشكل 2. نظام TI اختياره البيانات المنتجة DS90CR288A رقاقة استقبال، DS90LV-047ATM رقاقة التحكم، DS90LV019TM التسلسلي رقاقة الاتصالات. حيث، D0 ~ D23 للإشارة البيانات، FVAL، LVAL، إشارة التزامن DVAL، CC1 ~ إشارات كاميرا مراقبة CC4، SerTC SerTFG مع إشارة الاتصالات التسلسلية.
دارة السائق 2.2 VGA
الإخراج من FPGA للإشارة مستوى 3.3 V، ومتطلبات واجهة إدخال إشارة VGA إلى إشارة تناظرية 0 ~ 0.714 V، وذلك من أجل تلبية متطلبات عرض VGA، يجب أن يكون D / A تحويل إشارة خرج FPGA لتحقيق 0 ~ إدخال إشارة تناظرية من 0.714 V . اختيار نظام ADI إنتاج رقاقة تحويل ADV7123 الفيديو لتحقيق سائق VGA، منذ إخراج بيانات الصور من الكاميرا إلى صورة رمادية، وR التعسفي، G، B ثلاث قنوات متصلة FPGA، في حين ترتكز اثنين آخرين. تصميم الانتاج FPGA متصلا مدخل الميناء من الإشارات التناظرية الأحمر والأخضر والأزرق وموصل غير المستخدمة 37.5 المقاوم محطة.
2.3 جيجابت إيثرنت واجهة
يستخدم نظام كرت المنتجة جيجابت إيثرنت جهاز الإرسال والاستقبال RTL8211EG إيثرنت نقل البيانات. طبقة وصلة، وطبقة الشبكة وطبقة النقل بروتوكول UDP / IP، التي تنفذها FPGA. RTL8211EG وFPGA تخطيطي اتصال الدائرة هو مبين في الشكل، متصلة RTL8211EG من خلال GMII اجهة FPGA 3، في المقام الأول للطبقة MAC وتوصيل طبقة PHY إلى إيثرنت. عند استخدام نقل البيانات جيجابت إيثرنت، على مدار الساعة واجهة 125 ميغاهرتز. حيث التلقي على مدار الساعة من قبل RTL8211EG E_RXC، وتقدم على مدار الساعة E_GTXC FPGA عن طريق بث واستقبال الإرسال يتم أخذ عينات البيانات على حافة ارتفاع على مدار الساعة.
3 نظام تصميم البرمجيات والمحاكاة
3.1 الوقت الحقيقي وحدة عرض الصور
دقة وضوح الصورة من هذا النظام هو الإخراج من كاميرا 2048 2048 بكسل، و 150 و / ثانية معدل إطار الصورة، إما قرار أو الإطار معدل أكثر من عرض مشترك عرض شكل واجهة VGA، التي يمكن اتخاذها لتقليل دقة والإطار اجلاء عرض معدل من الصورة.
3.1.1 تصميم وحدة ضغط الصور
خفضت نظام القرار الأصلي للصورة هو مبين في الشكل. ويوضح 42 048 2048 بكسل، يتم الجمع بين البيانات بكسل تسعة في حدود 3 3 بكسل في بيانات واحدة، وهو قرار من وحصلت أخيرا 682 682 بكسل شكل صورة. للحد من تأثير الضوضاء في إشارة الصورة، وذلك باستخدام طريقة أخذ متوسط تسعة البيانات بكسل تم تجميعها.
في FPGA البرمجة، وذلك باستخدام تسعة FIFO تنفيذ الخوارزمية، كما هو مبين في الشكل 5 التنفيذ. كل حجم FIFO هو 1024 8 بت، خط التخزين المؤقت 3 من 9 البيانات بكسل FIFO. حيث الأول مع FIFO1، FIFO2، على التوالي، وتليها بعد ذلك من قبل السطر الأول تخزين البيانات 4،5،6، حتى يتم الانتهاء من الذاكرة السطر الأول FIFO31،2،3 البيانات المخزنة من الصف الأول، وبعد استخدام FIFO4، FIFO5، FIFO6 بنفس الطريقة كما في السطر الثاني مخبأ للبيانات، FIFO7، FIFO8، FIFO9 خط التخزين المؤقت الثالث من البيانات. بعد الأسطر الثلاثة الأولى من البيانات مخبأ الانتهاء، ثم الذاكرة FIFO باستخدام تسعة صف البيانات الأخرى 4،5،6، كرة الطاولة هيكل العازلة التي تشكل المجموعة الأولى FIFO. وهكذا، كل FIFO قد قرأ مجموعة من تسعة بيانات البكسل التي سيتم تجهيزها في دورة واحدة، وهذه القيمة هي تسعة استخراج البيانات.
N هو عدد فردي من المرات لتشغيل وسيطة، إذا N هو 9، ثم يتم مقارنة ب 36 مرات، جنبا إلى جنب مع مزايا المعالجة المتوازية FPGA، في حين تستخدم للمقارنة 36، وأقصى سرعة المعالجة يمكن أن يتحقق . وعلاوة على ذلك، VGA شاشة مع قرار من بكسل 1024 768، وبعد أن تتم معالجة الصورة القرار 682 682 بكسل، يجب عرض الصورة في شاشة العرض المركزية، عند تنفيذ عرض سائق VGA، يمكن أن تكمل بكسل أخرى 0، أي، صورة سوداء.
3.1.2 ضخ وحدة الإطار عازلة
منذ معدل الإطار من الناتج صورة الكاميرا هو 150 و / ثانية، معدل الإطار هو شكل التقليدي عموما قرار VGA في 75 هرتز أو أقل، وذلك لتتناسب مع قرار من واجهة VGA، يوجه صورة الكاميرا على معالجة الإطار عازلة، واستخراج كل اثنين الإطار، اثنين DDR3 تخزين بالتتابع في القرار النهائي VGA 1024 768 @ 75 شكل للعرض.
ضخ عرض إطار توقيت الرسم البياني هو مبين في الشكل (6). إشارة التزامن إطار الكاميرا FVAL تقسم على أربعة للحصول على شفط إطار F_Control إشارة التحكم، ومن ثم يولد FVAL ارتفاع مكافحة حافة CNT هو إشارة إعادة تعيين F_Control. عندما F_Control منخفضة، كصورة إطار CNT المخزنة في المخزن المؤقت 1 هو 1، وعندما F_Control عالية، صورة إطار CNT المخزنة في المخزن المؤقت 2 هو 1. قراءة العازلة وعازلة الكتابة العكس من ذلك، في قراءة البيانات العازلة 2 منخفضة عند F_Control، قراءة البيانات العازلة 1 غير على مستوى عال F_Control.
في البرمجة، ودقة وضوح الصورة، عامل تحجيم الصور، معدل الإطار صورة، مفتاح معامل المعلمة إطار ضخ جملة تستخدم `تحديد فيريلوج HDL ماكرو لغة محددة، لتحقيق قرار تحويل شكل صورة التعسفي ومعدل الإطار من أجل تغيير الكاميرا وجهاز عرض نموذج ونظام الهجرة.
3.2 صورة وحدة التخزين
نظام Spartan6-T في سلسلة FPGA GTP المستندة إلى استقبال التسلسلية عالية السرعة، SATA2.0 تحكم الطبقة المادية، واستخدام لغة فيريلوج HDL، طبقة وصلة وتطوير طبقة النقل أجل طبقة، وفي نهاية المطاف SATA2. 0 DMA بروتوكولات نقل.
خلال ذاكرة صورة، وحدة الحصول على الصور وأول جمعت البيانات إلى FIFO لغير متزامن نقل بعض الشيء، ونظام استخدام FPGA MCB (الذاكرة المراقب بلوك) للتحكم في الذاكرة DDR3 النواة الصلبة، لتحقيق أقصى قدر من عرض النطاق الترددي التي ميناء المستخدم قليلا اختيار العرض لتكون 128 بت، فمن الضروري لتحويل البيانات وصلة واجهة بت الكاميرا إلى 64 بت 128 بت بت بيانات واسعة، ثم وحدة توزيع البيانات المدخلة. تدفق البيانات وحدة التوزيع هو مبين في الشكل (7). DDR3 نموذج ذاكرة النظام يستخدم MT41J256M16، بسعة 512 MB، والتي تنقسم إلى العلوي والسفلي نصف الصفحة، يتم تخزين 256 وحدة MB البيانات بطريقة خط انابيب بالتتابع في DDR3 اثنين.
SATA تحكم معالجة النظام لمعالجة كتلة منطقية، وحجم كل كتلة المنطقي هو 512 B. من أجل تحقيق أقصى قدر من عرض النطاق الترددي الذاكرة، وذلك باستخدام وضع الاندفاع الكتابة، حيث ميناء الكتابة السيطرة الكتابة انفجر العرض قليلا cmd_bl من 18 بت عمق الحد الأقصى من القارئ 262144، يمكن للمرء أن القراءة والكتابة 262144 512 B، أي 128 MB من البيانات. من الصعب تخزين القرص الرسم البياني توزيع البيانات هو مبين في الشكل 8، في وحدة من 128 MB DDR كتلة ذاكرة كل صفحة النصف مرة أخرى، وتحكم SATA 0 ~ SATA تحكم 4 على التوالي، وفقا للأمر لقراءة البيانات DDR3_1 وDDR3_0، و إيداع خط أنابيب من القرص الصلب الحالة الصلبة.
4 اختبار النظام
من أجل التحقق من صحة وظيفة النظام، ويتم اختبار وحدة ذاكرة النظام وحدة العرض. استخدام سامسونج 750 EVO SSD اختبار، ميناء الزناد إشارة الإدراج البيانات تحكم SATA، عند وحدة تحكم القرص الثابت لقراءة أو كتابة البيانات، وتسجيل الوقت وحركة البيانات، بعد بيانات انقضاء 1GB، الكتابة تحسب سرعة، في حين تم إلغاء العداد، ومن ثم يتم إرسال المعلومات السرعة إلى الكمبيوتر المضيف من خلال وحدة المنفذ التسلسلي. قراءة ذاكرة النظام وسرعة الكتابة تختبر وحدة 9، كما هو مبين في الشكل. 10.
أرسلت قيادة كاميرا وصلة من قبل شرائح الاتصالات التسلسلية، صورة الكاميرا كصورة الاختبار. اختبار الكاميرا قيمة صورة تدرج ينخفض تدريجيا في نفس الصف، يمكن أن تعكس بوضوح نقل بيانات الصورة، والخطأ يمكن تحديدها على أساس ما إذا كانت البيانات صورة بكسل المجاورة من كل انتقال. قراءة مرة أخرى من خلال عرض الصور PC وعرض في الوقت الحقيقي من صورة جيدة أظهرت، لا عيوب بكسل والتفكك تحدث.
5 الخاتمة
يعرض هذه الورقة سرعة عالية CMOS تخزين الصور ونظام العرض في الوقت الحقيقي، ونظام الصور بما في ذلك وحدة واجهة، VGA دارة السائق وصورة قراءة الظهير حدة الأجهزة، في حين أن وحدة البرامج عرض الصور وتصميم وحدة التخزين. بعد اختبار سرعة الكتابة واختبار عرض الصور، فإنه يدل على أن قرار نظام يمكن 2048 2048 بكسل، تردد إطار 150 و / ق عالية السرعة عرض الصورة في الوقت الحقيقي وتخزينها مع فائدة عالية وقابلية قيمة.
مراجع
هان شواي. وبناء على الصناعي الحصول على الصور كاميرا ونظام تشغيل الموسيقى تاييوان: جامعة نورث، 2015.
Zhanghui تشن تشو يان وانغ على أساس واسع النطاق آلية تخزين البيانات جزءا لا يتجزأ من NAND فلاش ل جامعة هواتشونغ للعلوم والتكنولوجيا (العلوم الطبيعية)، 2017،45 (1): 46-51.
شو يونغ قانغ، رن قوه تشيانغ، وو تشين تشانغ، وآخرون .NAND فلاش الكامنة تسجيل صورة نظام مراقبة الكتابة هندسة البصرية، 2012،39 (9): 138-144.
ما تشى قانغ، Liuwen يي، وي لينغ. واستنادا إلى نظام تخزين البيانات عالية السرعة من PCI وLVDS التكنولوجيا الالكترونية، 2014،40 (4): 80-83.
BARRERA E، RUIZ M، SANZ D، وآخرون al.Test السرير لمدة الحصول على الصور في الوقت الحقيقي وأنظمة معالجة على أساس F1exRI0، كاميرا لينك وEPICS هندسة .Fusion والتصميم، 2014،89 (5): 633-637.
ليو .SATA مراقبة تكنولوجيا واجهة القرص المزدوج تاييوان: جامعة الشمالية، عام 2016.
WU علوم الحصول على الصور تصميم وتجهيز نظام يقوم على FPGA قوانغتشو: جامعة جنوب الصين للتكنولوجيا، 2015.
لي Feifei ليو Weining، يان هوا. تنفيذها تحسين خوارزمية متوسط تصفية بسرعة وFPGA هندسة الحاسوب، 2009،35 (14): 175-177.
