من أجل تسهيل أفضل تبادل التعلم الجميع، تعيين EETOP يصل مجموعة التحقق IC

نرحب الأصدقاء للانضمام إلى هذه الصناعة، بالإضافة إلى طريقة مجموعة:  قبل إضافة jack_eetop كصديق، واختيار لإرسال المعلومات التالية:

+ + IC التحقق زمرة جمعية حيث تقوم الشركة (أو مؤسسات)

اضغط على رمز ثنائي الأبعاد، بالإضافة إلى المجموعة الرئيسية كصديق، يمكنك سحب في المجموعة

ومن المؤكد أن حصة قبل إضافة مجموعة واحدة على الأقل من EETOP دائرة القناة الصغيرة من الأصدقاء المقال

المصدر: فرع شارع العامة رقم التحقق وEETOP بلوق

في عملية التحقق من ورقة وفقا لنماذج مختلفة ومرحلة التجريد مختلفة، وغالبا ما تستخدم لغة مختلفة والتوثيق، مما يجعل المشكلة حتما خلال المصادقة على عملية تصديق متقاطع عدة لغات، كبند التحقق من صحة عملية، ونحن قد تستخدم Systemverilog، SystemC، C ++، والبريد وغيرها، والتي لا تستند على مجموعة متنوعة من مختلف التحقق من صحة التفكير الطبقات، UVM، VMM، C ++، كيف مزيج معقول من هذه المكونات على أساس أفكار مختلفة للتحقق معا، والسماح لهم لعب دور المقرر في البيئة المستوى الأعلى لموظفينا للتحقق IP ليس تحديا صغيرة لمعالجة هذه المسألة، ونحن ننظر معا حلا قابلا للتطبيق

ويسمى اسمها UVM-ML OA (متعدد اللغات الهندسة المعمارية المفتوحة)، من اسمها فوق ترون، الكامن وراء طريقة التحقق UVM التي تقوم على العلم، دعونا ننظر في في ما يمكن استخدامه في:

A مضاعفة على VIP (IP التحقق) في الاتجاه الرأسي، نهديها أدناه مثالا لالمضاعفة، والنظم الفرعية ونظامنا هو تماما لغة مختلفة للتحقق في هذا المثال، وضعنا هذا النظامين معا حتى أن بعض من ملف التكوين لدينا، المحفزات الاختبار، آليات وتزامن ذلك لا بد من عبور الحدود من النظامين يعمل، كما هو مبين أدناه:

ثانيا، DUT متوافق مع مستويات مختلفة من التجريد في التحقق من صحة وقت مبكر لدينا، عندما DUT الوظيفة الأساسية ليست مثالية، ونحن عادة استخدام لغة SystemC لبناء وظيفة نموذج DUT، وفقا لذلك لبناء والبيئة التحقق التصحيح، ولدينا DUT صحيح باستخدام فيريلوج أو VHDL لغة، الأمر الذي يتطلب بيئة تحقق لدينا لتكون متوافقة مع فيريلوج / VHDL واللغة SystemC، الأمر الذي يتطلب بيئة التحقق جهدنا للتعامل مع القدرة على لغات متعددة، ثم سنقوم في بيئة التحقق باستخدام TLM (على مستوى عملية النمذجة) واجهات تسمح لنا مستوى التجريد بيئة التحقق من DUT ليست حساسة جدا لالتوافق متعددة اللغات، على النحو التالي:

ثالثا، تسارع الأجهزة المتوافقة تحقق بيئة، وأحيانا من أجل تسريع محاكاة سوف تضعنا نسخ ركض لدينا مجلس DUT متكاملة حتى محاكاة FPGA، وBFM وبعد ذلك سوف تدرج في داخل TB دينا، وسوف يكون هناك حوله طبقة البرمجيات الخاصة والطبقة المتوسطة، هي المسؤولة عن البيانات والبرمجيات يحيل تنتقل إلى مجلس FPGA لدينا، يلي FIG:

رابعا، على أساس برنامج التحقق التغطية، وذلك للتحقق من صحة سلوك DUT لدينا بشكل صحيح في العالم الحقيقي، ونحن اختبار التحفيز إلى DUT نقلها بواسطة برنامج على أعلى مستوى، في هذه الحالة كجزء من برنامج اللغة، جزء الأجهزة لغة أخرى، والسماح للجزء البرمجيات والجزء الأجهزة من حسن سير، وهو متعدد اللغات منصة ذات مغزى التحقق لا غنى عنه

دعم متعدد اللغات منصة التحقق، ومحاكاة أمر لا غنى عنه بالنسبة للجزء محاكاة، الإيقاع، سينوبسيس، مينتور محاكاة أيضا تدعم التفاعل بين اللغات المختلفة، لا تذهب كثيرا في التفاصيل هنا، يرجى الرجوع إلى محاكاة الأصلية أو المحددة بعد وثائق، فهم بيئة التطبيق UVM-ML OA، دعونا ننظر في في تنفيذ محددة لها، وفيما يلي هيكلها:

جوهر UVM-ML OA وحة الكترونية معززة ومكتبة، هو مثل الطريق كما سيطة التحقق من وجود VIP في لغات مختلفة للتحقق من التكوين، كافة المعلومات هو هذا الهيكل وشفافة، والذي يسمح للتحقق من أي اثنين VIP التفاعل، وهذا التفاعل هو تجاهل أساس البيئة التحقق داخل كل مستوى من التجريد على؟ . وبعبارة أخرى، بيئة على مستوى النظام تماما على مستوى وحدة البيئة التحقق حرية الاتصال والتواصل في هذا النظام هو شيء أكثر من ما يلي:

إطار لكل لوحة الكترونية معززة لتوفير المعلومات الخاصة بهم للنقل العالمي

ومع ذلك، فإن نقل المعلومات إلى إطار إطار آخر

أشر إلى الاتصال من نقطة، والمعاملات على سبيل المثال

لأعلاه وبطرق عدة، أي المعلومات التي تم تمريرها إلى لوحة الكترونية معززة وشفاف، فإنه هو المسؤول عن التواصل بين نقطتين، و لا يتطلب التحقق الموظفين للقيام بأي عمل التكامل، ولكن لأن الكثير من اللغة صمم في الأصل ليست الخدمات في أنظمة متعددة اللغات، من أجل إدارة توحيد حالة محاكاة التحفيز اختبار، لذلك نحن بحاجة إلى إجراء بعض التغييرات للسماح لهم بالاتصال بشكل صحيح، يحتوي على مكتبة UVM-SC في منطقتنا UVM-ML نظام الزراعة العضوية، فمن شكلت بعض فئات C ++، فإنه استنادا SystemC، إضافة طريقة التحقق مفهوم UVM: أ مكونات الاختبار القياسية، وملفات التكوين، مشيرا إلى الوراء، المجمع العالمي للموارد، وإدخال آلية مصنع وهلم جرا، مما يجعل يمكن SYSTEC على موقف أعلى إلى بذل المزيد من التحقق، ولكن أيضا يجعل التواصل مع إطار UVM من SystemC أصبح أكثر ملاءمة، مع تأسيس الاتصال، وتحتاج علينا القيام به هو وسيلة للاتصال، وهو الرقم ML-محول، وهي المسؤولة عن ربط الإطار منها لدينا المركزية لوحة الكترونية معززة مكتبة UVM-ML، الذي يوفر طبقة تجريد لضمان الحصول على معلومات الترجمة سلسة حتى على كلا الجانبين التيار عن عمليات دعم لوحة الكترونية معززة محددة تشمل: والتهيئة وإطار التسجيل (عدد غير محدود)، كل إطار متزامنة ما قبل التشغيل، تشغيل، بعد المدى والاتصالات على أساس TLM، الإثارة اختبار إنشاء وتكوين مرحلة تهيئة، ومرحلة المحاكاة متزامنة، وتبادل الموارد العالمية، وفيما يلي مراحل مخطط البناء:

وهكذا، يمكن UVM-ML OA إكمال تعمل وظيفة أساسية، وفيما يلي مثال عملي من طبقة قمته يستند على منصة اختبار SystemVerilog common_subsystem_tb، تضم common_subsystm_top حدة التجريد واجهات اثنين host_if وcommon_if:

ما يلي هو طبقة تجريد بين طبقة أعلى والبرامج SystemC، وغيرها أكثر يرجى الرجوع إلى المصدر الأصلي

في هذه الورقة، ووصف مضاعفة الزاوي لمشاكل البيئة التحقق متعددة اللغات والحلول، ويصف طريقة لتشكيل بيئة متكاملة من عدة لغة التحقق المختلفة، حتى نتمكن بتكلفة الحد الأدنى لتحقيق الاستفادة القصوى من الموارد إنقاذ وقتنا الثمين للتحقق.

انقر لقراءة النص الأصلي، مدونة مؤلف مشاهدة