هذه المادة سوف الدردشة ECP5 / ECP5-5G SerDes إعادة الهندسة المعمارية، فضلا عن اعتبارات بالتفاصيل. وبالنظر إلى SerDes / PCS كامل FPGA هو الأكثر تعقيدا مختلط التصميم، والتي لديها متطلبات صارمة على السلطة على / تسلسل إعادة تعيين. لتسهيل SerDes استخدام بسرعة، دون تحليل الكثير لدراسة هذه معقدة تسلسل إعادة تعيين، شعرية تقديم منطق إعادة تعيين المرجعية ذات الصلة، يمكن للمستخدم تكوين SerDes / PCS عند استخدام المنطق وضوح تولد تلقائيا رمز.
كما هو مبين أدناه، يتم تمكين كل DCU مستقلة نسبيا إشارة التحكم إعادة تعيين / السلطة للسيطرة على قناة (بيانات القناة كل بما في ذلك آر إكس وتكساس، وقناة AUX) منها إمدادات الطاقة، وإعادة SerDes طبقة، إعادة تعيين طبقة PCS، وإعادة تعيين وإعادة تعيين لكامل DCU وSerDes للطبقة كاملة من DCU.
حيث، إشارة serdes_pdb غير متزامن، وانخفاض نشطة؛ عندما تكون إشارة نشطة في جميع أنحاء SerDes كامل / PCS (بما في ذلك تكساس / آر إكس قناة وقناة AUX في جميع أنحاء DCU) سيكون في حالة الطاقة للأسفل.
غير tx_pwrup عالية نشطة، المقابلة لانتقال الرئيسي ومسلسل السلطة LVDS تكساس إلى محرك الأقراص. علما بأن، عندما تصبح إشارة صالحة من صالح مرة أخرى، واحتياجات المستخدم لإعادة تعيين إشارة إعادة تعيين وقناة تكساس المرتبطة بها؛
rx_pwrup عالية نشط، ويتوافق الرئيسية RxCDR، ومدخلات CML العازلة (ويشمل تسجيل هدف التعادل ومكبر للصوت)، وكشف عن فقدان من الإشارات أو ما شابه ذلك. وبالمثل، عندما تصبح إشارة صالحة من صالح مرة أخرى، والحاجة المستخدم لإعادة إعادة تعيين إشارة والحرس آر إكس قناة المرتبطة بها.
السلطة أسفل والسلطة حتى وقت بدء نفاذ النحو التالي:
حول العلاقة الهرمية للإشارات إعادة تعيين كما هو موضح أدناه:
ملاحظة: وبالإضافة إلى ذلك يمكن للمستخدم إعادة ضبط مباشرة من قبل إشارة إعادة تعيين إلى وحدة مناسبة، وحدة يمكن أيضا إعادة تعيين بت المقابلة من SCI الوصول المناظرة تسجيل إشارات إعادة تعيين المقابلة لهذه الواجهات. لتسجيل الكتابة "1" يشير إلى إعادة تعيين، كتابة السجل إلى "0" يشير إلى الإفراج إعادة تعيين.
مفصل نطاق الإشارات إعادة تعيين كما هو موضح في الجدول التالي:
كما ذكر أعلاه، فإن إعادة تسلسل ECP5 / ECP5-5G أكثر تعقيدا، وعموما ينصح بعدم تنفيذ منطق إعادة متتابعة، يمكن للمستخدم تكوين SerDes / PCS عند اختيار تمكين تسلسل إعادة تعيين، وهذا الوقت تولد وضوح تلقائيا تسلسل منطق إعادة تعيين. يقع منطق _softlogic.v *، يمكن للمستخدم فتح الملف وعرض شفرة المصدر. وضوح التكوين كما هو مبين أدناه:
ملاحظة: متطلبات تسلسل محددة بشأن إعادة تعيين، والمصلحة الذاتية يمكن العثور عليها في TN1261، ECP5 وECP5-5G SerDes / PCS استخدام الدليل.
وأظهرت إعادة ضوح المنطق التتابعي (إعادة تعيين تسلسل المنطق، RSL) التي تم إنشاؤها تلقائيا هيكل أدناه:
ملاحظة: Diamond3.10 / 3.11 يبدو إعادة تعيين منطق تسلسل يولد بعض المشاكل، فمن المستحسن الاستفادة من Diamond3.9 منطق تسلسل إعادة إنشاؤه. أو زيادة في الخاص إعادة تعيين المنطق تأخير إشارة للمستخدم (بشكل رئيسي لحالة السلطة على إعادة تعيين)، ولكن هذا النهج غير فعال لكافة البروتوكولات، فمن الممكن استخدام متسلسلة Diamond3.9 إعادة تعيين المنطق الذي تم إنشاؤه.
إذا كنت تستخدم كل قناة، ولا سيما اثنين تجسيد منفصل من قناة (أو حتى اثنين بروتوكول آخر)، وقليلا أكثر تعقيدا هذه الحالة، تشير بشكل خاص إلى TN1261، ECP5 وECP5-5G SerDes / PCS الاستخدام دليل.
