0 مقدمة
ازدهار المجال الناشئ من تطبيق واسعة من الوسائط المتعددة الرقمية، وتطوير سرعة عالية للإنترنت، والذكاء الاصطناعي، قوة الحوسبة المعالجات للأغراض العامة أصبحت تطالب على نحو متزايد. باستخدام تصميم خوارزمية أكثر تعقيدا، لاستكشاف بنية أكثر كفاءة يساعد على تحسين أداء المعالجات للأغراض العامة. ومع ذلك، في مستوى نقل السجل التقليدي (مستوى نقل السجل، RTL) عملية التصميم، المصمم لاستكمال وظيفة حساب يستهلك الكثير من الوقت في تصميم آلة الدولة، وتقسيم كومة المياه وبروتوكول ميناء التكيف، وتصميم التخزين، مجمع، من الصعب أن تحقق وتحسين جزء. ويرجع ذلك إلى انخفاض مستوى RTL التجريد، فإنه يتطلب الكثير من الوقت والموارد لتحقق من وظيفة RTL، مما يؤدي إلى دورة تصميم أطول. أدوات ستراتوس عالية المستوى التوليف (الرفيع المستوى التجميعي، HLS) على مستوى مرتفع التوليف طريقة التصميم على أساس العلم، مجردة مستوى التصميم إلى المستوى الخوارزمية، وانخفاض القيمة ومجالات معقدة من أدوات التصميم لأتمتة، يمكن للمصممين وضع أكثر تطبيق وقت في خوارزمية تصميم، والتحسين، والمناطق عالية القيمة المعمارية لاستكشاف، وتحسين كفاءة التصميم والتركيز على تحسين جودة المنتج. أدوات هذه المقالة الإيقاع وعالية المستوى تركيب تصميم ستراتوس وتنفيذ عالية التردد المنخفضة للطاقة مزدوجة الدقة الفاصلة العائمة وحدة مضاعفة، واستكشاف المنتجات رفيعة المستوى التوليف لاستكمال تصميم الواجهة الأمامية والتحقق في هذه العملية، الأمثل، وأساليب وإجراءات التقييم على أساس الأداء .
ستراتوس HLS تصميم التجريد إلى مستوى الخوارزمية، فكرة الخوارزمية للقيام الأجهزة التنفيذ الهندسة الدقيقة، واستخدام لغة عالية المستوى SystemC / C / C ++ لوصف التصميم وطبقة لغة عالية المستوى تصميم جعل التحقق وظيفية غير متسلسل كامل، كما هو موضح في 1 هو مبين في مرحلة التصميم. خلال مرحلة التصميم 2، تحتاج أولا إلى إعداد رفيع المستوى تركيب ملف القيد والعملية وفقا للأهداف تصميم المكتبة. المرحلة 1 ثم يتم الانتهاء من تصميم SystemC ملفات التعليمات البرمجية القيد وسكب ستراتوس أداة HLS، اكتمال الأداة عن طريق جهاز الدولة، تسجيل الإدراج، ويتم توفيرها مراحل خط أنابيب غيرها من دائرة التحكم يولد توقيت تماشيا مع، المنطقة، ومتطلبات الأداء كود RTL. التفتيش الأخير من PPA تفعل كود RTL، واختيار لاستخدام أداة المنطق التوليف مرة أخرى HLS إنشاء التعليمات البرمجية RTL للقيام تقييم الأداء، إذا ما استوفوا الشروط، ثم بدأ القيام التحقق وظيفية كاملة من RTL. إذا قمت بالتدقيق في PPA لا يمكن تحقيق الأهداف والمتطلبات، ونحن بحاجة إلى أن تكون على تحليل المسار الحرج، والتحسين، وبعد ذلك يمكنك الاستفادة من HLS المدمج في أدوات التحسين تسريع الاستفادة المثلى من تكرار التصميم لإكمال العملية. بعد التحقق من وظيفة الصحيحة، يمكنك الدخول في مرحلة تصميم 3، بعد تصميم منطقي، تصميم سلمت لمنطق الخلفية تأليف تحقيق.
تصميم 2 Fmul64 SystemC
مزدوجة الدقة النقطة العائمة الضرب عضوا العملية هو أحد المكونات الأساسية في شيوعا وحدة المعالجة المركزية، الأمر الذي يتطلب تطبيق للحصول على مستوى عال التوليف RTL التصاميم لتلبية ارتفاع وتيرة 2.5 غيغاهرتز منها ثلاث محطات المياه، والمنطقة، واستهلاك الطاقة هو صغير. يصف هذا القسم الهيكل الرئيسي والتصميم SystemC Fmul64.
2.1 Fmul64_hls الهيكل العام
التصميم الشامل للمخطط SC Fmul64 هو مبين في الشكل 2، تم تصميم sc_main ملف أعلى SystemC، ومتصلا تصميم Testbench بيئة اختبار تحت الاختبار DUT. DUT أي Fmul64، في SystemC الأدوات الدرجة اللغة SC_MODULE، وتصميم أعلى وحدة، وتعريف من الميناء، إشارة على مدار الساعة، ومنفذ إدخال إشارة إعادة تعيين، وحدة منفذ إخراج في هذه الوحدة، التي صممت لتكون ملف الرأس، وتشمل استخدام في وثائق أخرى. توفر لغة SystemC طريقتين لتصميم الوظائف المذكورة: SC_METHOD وSC_CTHREAD. حيث الدائرة منطق الجمع بين SC_METHOD تنفيذها، وليس بما في ذلك بيان الانتظار الداخلي، ولكن أن تتحقق تصميم Fmul64 خط أنابيب، ويتم استخدامها لتحقيق وظيفة SC_CTHREAD الضرب، وهي وظيفة اسمه التشغيل.
2.2 طريقة SC_CTHREAD لتحقيق
عملية FIG SC_CTHREAD لتحقيق، أولا وقبل كل ما يلزم لإعادة قيمة مجموعة وإشارة إعادة تعيين هو مبين في الشكل (3)، ثم تعريف حلقة لا نهائية، والمكالمات وظيفة لقراءة وكتابة المدخلات والمخرجات إشارات دالة الضرب وجود 3 النظام do_booth3_multply بورتسموث المشفرة فيها. هنا قيادة HLS HLS_PIPELINE_LOOP أنواع تصميم مجموعة، وهي PIPELINE_ الإنتاجية تم تعيين معلمة إلى 1، تعيين على وشك Fmul64_hls عبر خط انابيب التصميم، وتعيين خط أنابيب مع HLS_CONSTRAINT_LATENCY يدق الكمون 3. ستراتوس HLS يسمح الإنتاجية والكمون النموذج باستخدام وحدات الماكرو المعرفة، من السهل تغيير المعلمات استكشاف الهندسة المعمارية.
2.3 Fmul64 السلوكية تحقيق
مزدوجة الدقة نقطة عائمة عملية الضرب هو مبين في الشكل. أولا القيام الضرب من عملية إدخال البيانات وتجهيزها، ثم القيام الضرب العشري، حيث قام استكشاف الهندسة المعمارية هنا، بنية باستخدام 3 الترميز أجل خوارزمية بورتسموث مزدوجة الدقة النقطة العائمة العشري الضرب. آخر هو استخدام "*" تنفيذ الخرسانة يتم مباشرة عن طريق ضرب الفاصلة العائمة العشري الحساب، والسماح للأداة استكمال الضرب الضرب. كلا أبنية التحقق البيئة، وعملية التحسين هي نفسها، تصميم لاحقة لذلك سوف Fmul64 بورتسموث الترميز يدخل تصميم على سبيل المثال، سوف يعرض في نهاية المطاف نتائج كل من المنطق التوليف. المستخدمة في تصميم التوليف رفيع المستوى لبيان الدليل (أساسا HLS_DPOPT_REGION) هو مبين في الشكل (5).
عند هذه النقطة، تصميم كود SC كاملة، واستخدام مجموعات بيان التوجيه رفيع المستوى تركيب ما يصل متطلبات خطوط الأنابيب وتوقيت وفقا لمتطلبات أهداف التصميم، يمكنك أن تبدأ المتابعة من التوليف رفيع المستوى وعملية التحقق. على الرغم من أن التصميم هو استخدام رفيع المستوى SystemC وصف اللغة، لكنه لا يزال في خط مع تصميم الأجهزة ذات التصميم الصغير وتنفيذ القواعد، فمن الضروري الالتفات إلى أن الحفاظ جيدة SystemC الترميز أسلوب مهم جدا.
3 التأكيد الوظيفي
توفر أدوات ستراتوس HLS منصة موحدة للمصادقة، حالات الاختبار في مستوى SC يمكن أن تستخدم أيضا للتحقق كود RTL. ومع ذلك، لا تحتوي على تصميم المعلومات توقيت SC، مطلوب توقيت تضم التحقق RTL أيضا، بالإضافة إلى الانحدار اختبار كود SC المستخدمة في مثال ستراتوس، سوف UVM استخدام منصة القائمة، في حين التحقق من تصميم RTL وSC، ل تحقق RTL الجوانب الفنية وجمع تغطية RTL، من ناحية أخرى تحقق تناسق تصميم وRTL كود SC إلى حد ما. وينقسم ذلك HLS التحقق من تصميم إلى قسمين:
(1) استنادا إلى التحقق ستراتوس HLS
SC السلوكي التحقق من صحة النموذج (SystemC النموذج السلوكي)
متكاملة التحقق من صحة النموذج SC RTL (نموذج توليفها SystemC RTL)
(2) استنادا إلى UVM التحقق SystemC وRTL
فيريلوج RTL تحقيق شهادة (فيريلوج RTL التنفيذ)
3.1 تستند التحقق ستراتوس HLS
ستراتوس HLS البيئة مقرها، كما هو مستخدم في هذه الوثيقة، التي أنشئت SystemC Testbench بيئة التصميم، الرسم التخطيطي هيكل هو مبين في الشكل (6). الساعة المحددة وإشارات إعادة تعيين ضمن وظيفة الرئيسية، ويتم توصيل إلى وحدة اختبار وحدة تصميم الاختبار. Testbench CCP تحقيق عمليتين، المحفزات ومراقب. المحفزات في عملية استدعاء لغة SystemC يوفر وظائف عدد المولدات العشوائية لتوليد بيانات الاختبار عشوائية. عملية مراقبة هي نموذج بسيط الدقة المزدوجة الضرب، والنموذج المرجعي لتصميم لفحصها ومراقبة الانتاج DUT هنا، فإن النتائج التي تم الحصول عليها مع نتائج النموذج المرجعي DUT تفعل المباراة، ودقة نتيجة تقرير. وستراتوس HLS يمكن الآلي أدوات التصميم وتصميم RTL باستخدام نفس التحقق Testbench وSC، طالما أن التعريف الوارد في مختلف project.tcl define_sim_config سميت RTL_C تم تعيينه التحقق من تصميم SC أو اختبار عالية المستوى التوليف RTL_V لدت RTL نموذج.
التحقق استنادا UVM-3.2 من SystemC وRTL
UVM بيئة تحقق على حد سواء بيئة التحقق الضرب، كما هو موضح في الشكل 7، يمكنك القيام التحقق وظيفية كاملة من تصميم Fmul64_hls، تغطية جمع والتأكيد الرصد، في حين أن تصميم التحقق SC في البيئة، لكنه يحتاج على الغلاف الخارجي، قد يتم إنشاء تلقائيا بواسطة أداة طبقية. هذه الميزة التحقق التي هي جزء من عملية التصميم في FIG 1 ستراتوس HLS التحقق من تصميم وظائف المرحلة 22، بسبب سهولة قراءة الفقيرة لإنشاء رمز RTL رفيع المستوى التوليف، بحيث إذا كانت نتائج الاختبار غير متناسقة، ولا سيما النتائج أيضا أن تتاح تصميم SC ثم عليك أن تذهب إلى بيئة اختبار ستراتوس HLS المقبلة من أجل التصحيح.
تقييم الأداء 4
4.1 التصميم الأمثل
ستراتوس HLS عند تصميم SC إلى رمز RTL، منذ تقييم دقيق، سوف تعطي نتيجة أكثر تشاؤما، لذلك هذه المقالة سوف تستخدم المنطق التوليف تقييم تصميم أداة PPA الاختيار HLS، والقيود تصميم المنطق التوليف مرجع متطلبات التنفيذ الفعلي، لذلك القيود التوليف وضع أكثر تفصيلا من منطق أداة HLS، وأخيرا إلى أن تقرر ما إذا كان القيام تكرارية الأمثل التصميم على أساس النتائج المنطق التوليف.
توقيت مرات أكثر المجهدة، ستراتوس عادة ما يستغرق وقتا طويلا لتفعل التوليف رفيع المستوى والاستغلال الأمثل للجدولة، الأمر الذي يجعل وقت التصميم الأمثل التكرار طويل جدا، هي ضد استخدام أدوات التوليف رفيع المستوى تهدف إلى تحسين كفاءة العقل. لكن ستراتوس يقدم مجموعة متنوعة من كفاءة الأسلوب الأمثل مسار البيانات يمكن أن تحسن بشكل فعال تأخير مسار، وتحسين كفاءة التوليف رفيع المستوى. مثل إضافة DPOPT التصميم الأمثل التكرار، لتحقيق بيان التوجيه الرئيسي Fmul64 HLS خلال 5 SC كما هو مبين في الشكل. DPOPT يدعو التكامل الداخلي من أدوات تصميم منطقي لتحسين هذا جزء من التصميم، وعموما يجعل ستراتوس DPOPT نسخة RTL الشامل هو أقصر بكثير عند استخدامها لتحسين كبير في كفاءة التصميم الأمثل.
4.2 منخفضة الطاقة الأمثل
أداة ستراتوس تأتي الأمثل للخيار الطاقة المنخفضة، ويمكن أن يتم إدخال تلقائيا تسجيل النابضة مدار الساعة، ساعة الأمثل شجرة، حالة الجهاز الأمثل. هذه الميزة التصميم هو وحدة الحساب، وليس مطلوبا هذه الوحدة في تعليمات التشغيل، يتم إغلاق وحدة كاملة، والطاقة الحيوية هي صفر، في حالة وجود الضرب تعليمات، واستهلاك الطاقة الحيوية و ثابت استهلاك الطاقة يمكن أن يكون صغيرة بقدر الإمكان. وتظهر قوة Fmul4_booth3 نتائج التقييم الأولي في الجدول 1.
من البيانات المذكورة أعلاه، يمكن للتصميم فهم Fmul64_HLS دون الضرب، لتلبية متطلبات قوة ديناميكية صفرا، ولكن استهلاك الطاقة عندما يكون هناك أكبر من تعليمات تتضاعف، لا يلبي متطلبات الطاقة، والحاجة إلى مزيد من استهلاك الطاقة الأمثل. ووجد تحليل تصميم السلطة DPOPT وتقاسم الموارد سوف يؤدي إلى زيادة في استهلاك الطاقة، وذلك إضافة الخيارات التالية لتحسين استهلاك الطاقة في المشروع:
(1) set_attr dpopt_with_enable على
منخفضة (2) sharing_effort_parts set_attr
تأثير على العمارة RTL dpopt_with_enable كما هو مبين في الشكل.
من الواضح = dpopt_with_enable على بنية RTL هو مساعدة كبيرة لتحسين ثابت استهلاك الطاقة.
sharing_effort_parts = سوف منخفضة إيقاف مشاركة القسم حساب. بعد التحليل، وهذا الخيار يمكن أن تقلل من القسم حساب لا لزوم له تقاسم السلطة وبالتالي ديناميكية الأمثل والتوقيت. بعد التحسين للسلطة Fmul64_booth3 كما هو مبين في الجدول رقم (2).
تستطيع أن ترى من خلال تحديد خيارات التحسين، والدينامية استهلاك الطاقة هي الأمثل، الذي يحسن ثابت استهلاك الطاقة من حوالي 5، وتحسين قوة ديناميكية بنحو 39. بلغ معدل تسجيل النابضة إنجاز 100 من قبل أداة بوابات تماما على مدار الساعة السجل الإدراج والتحسين المنخفضة للطاقة لتحسين كفاءة التصميم.
4.3 منطق توليف النتائج
بعد التحقق وظيفية RTL رفيع المستوى تركيب التصميم الصحيح، يمكن للتصميم أن يتم تصميم منطقي. وقدمت Fmul64 أبنية لكل تصميم منطقي، في 28 نانومتر التكنولوجيا، والمنطق التوليف النتائج كما هو مبين في الجدول 3.
ستراتوس HLS نتائج التقييم منطقة معينة مع نتائج أداة المنطق التوليف تختلف، وتحليلها، ليس ستراتوس HLS التوليف القيود الحرجة، والمنطقة، وجود تأخير بيانات التقييم الخطأ. المقارنة بين اثنين من أبنية الموحدة النتائج، يمكننا أن نرى منطقة تصميم Fmul64 بدلا من استخدام علامة الضرب بورتسموث أكثر الأمثل ترميز الخوارزمية، في حين أن نتائج توقيت فقيرة نسبيا، ولكن توفير الوقت تصميمها مهم جدا.
5. الخاتمة
أداة ستراتوس HLS لتغيير مستوى التجريد من التصميم، لذلك عملية تطبيقها في مجال الهندسة والتصميم RTL التقليدي مختلفة، والبيئة التحقق، عملية التصحيح، والتحقق على أساس التقارب، حل الأمثل المنطق التوليف من الوقت وغيرها من القضايا مقدما لخوارزمية مستوى، ويمكن أن تضاف إلى استكشاف عملية التصميم الصغير المعمارية، لا تزال هناك حاجة التغيير من وجهة نظر المصمم وجهة نظر الأجهزة الهندسة الدقيقة تصميم رمز SC. ستراتوس HLS أداة دولة قوية أتمتة تصميم آلة، وجدولة التلقائي وتقاسم الموارد، وتمكين قدرات الأمثل المنخفضة للطاقة المصممين لقضاء المزيد من الوقت لاستكشاف الهندسة المعمارية أو خوارزمية الأمثل، إلى حد كبير وتقصير دورة تصميم وتوسيع المصممين تصميم السيطرة يمكن أن تحد من نطاق لتلبية متطلبات الجدول الزمني للمشروع، ولكن أيضا إلى تعزيز الثقة والعزم أننا تشجيع استخدام أدوات رفيع المستوى التوليف في المشاريع الهندسية.
الكاتب المعلومات:
يوان جيا الأحمر
(تيانجين ترتفع تقنية المعلومات المحدودة، وتشانغشا 410000)
