في موقع مختلف الاختبار، وحدة جمع البيانات وغالبا ما تقع في أماكن مختلفة، وسرعة الحصول على البيانات والخصائص حجم البيانات ومتطلبات نظام الحصول على الوقت الحقيقي آخذ في الازدياد. لوسيتم توزيع كميات كبيرة من البيانات في أجهزة استشعار متعددة جمعت إدارة وتحليل موحد، يحتاج عالية السرعة الربط من الاتصالات متعددة عقدة . MLVDS دعم متعدد عقدة الربط طوبولوجيا، يمكن أن توفر أعلى سرعة نقل البيانات (نظريا تصل إلى 500 ميجا بايت / ثانية) واستهلاك طاقة أقل ، انتقال يمكن الاعتماد عليها لجمع البيانات متعددة العقدة؛ USB3.0 واجهة كما العامة واجهة الكمبيوتر الغرض، ومعدل نقل النظرية (5 جيجابت / ثانية) هو 10 أضعاف USB2.0 واجهة . السرو USB3.0 تصميم واجهة استخدام الكمبيوتر رقاقة CYUSB3014 FPGA في التواصل مع الجسر، SN65MLVD203 اجهة رقاقة باستخدام متعددة عقدة استكمال نقل البيانات، وعلى هذا الأساس لتحقيق انتقال عالية السرعة بين نظام الحصول على البيانات وجهاز كمبيوتر متعددة العقدة.
1 إطار التصميم العام للنظام
هذا التصميم MLVDS USB3.0 واجهة نظام نقل البيانات كتلة الرسم البياني هو مبين في الشكل (1). ويتكون نظام نقل وحدات USB3.0، FPGA وحدة التحكم، وحدة الاتصالات MLVDS وحدة، وتكوين أجهزة النظام ما يلي: FPGA، DDR3 رقاقة ذاكرة التخزين المؤقت، USB3.0 واجهة رقاقة، MLVDS اجهة رقاقة، واختيار XILINX في المتقشف-6 عائلة أجهزة منطق برمجة 6slx16csg324 رقاقة تحكم باعتبارها جوهر، السيطرة الكاملة على المنطق العام للنظام الإرسال.
بعد نظام الطاقة، FPGA وحدة التحكم من كل وحدة اكتساب عقدة من MLVDS خط الحافلات التكوين الأولي، ويبدأ إرسال حزم تلقى حزمة وعمليات معالجة وافر من العقد لمراقبة الدول التشغيل. جمع البيانات بعد كل بيانات ذاكرة التخزين المؤقت عقدة جمعتها وحدة اكتساب إطار DDR3، عندما سيد عقدة عقدة الاحتياجات من البيانات يمكن ان تقرأ، ونقل البيانات من عقدة إلى رقاقة واجهة من خلال MLVDS MLVDS حدة الاتصالات من خلال ناقل البيانات ينتقل إلى عقدة رئيسية، وقد تم تحليل عقدة رئيسية بعد بيانات، وبيانات صالحة المخزنة في DDR3. وفي الوقت نفسه، وحدة الاتصالات يقرأ يتم تحميل بيانات ذاكرة التخزين المؤقت USB3.0 DDR3 إلى الكمبيوتر المضيف عن طريق واجهة USB3.0. في هذه العملية، وتجهيز وتحليل كلمة حالة كل عقدة هو المسؤول عن الكمبيوتر المضيف أصدرت تعليمات تحميل وجمع البيانات، معالجة عملية تحميل البيانات القيادة والإرسال مشابه، البيانات المرسلة إلى USB3 واجهة USB3.0. 0 واجهة رقاقة، يتلقى البيانات عبر FPGA، MLVDS تنتقل إلى وحدة الاتصالات، ومن ثم يتم إرسال البيانات النهائية على كل عقدة، كل عقدة يتلقى في وقت واحد البيانات، إلا استجابة لتعليمات من العقد الخاصة بهم بعد تلقي البيانات.
2 تصميم الأجهزة
2.1 واجهة الدائرة MLVDS
MLVDS استقبال السائق، وهو عازل الرقمي، وهو الجزء الثالث من وسائل اتصال إشارة مكونة من عدة عقدة MLVDS انتقال حافلة الأجهزة، والمتلقي وفقا لMLVDS الطلب سائق، قدم المختارة ADI ADN4693E الكامل رقاقة الاتصال على الوجهين، وقوة رقاقة العزلة العزلة الرقمية وقد تم اختيار الشريحة ADuM3442 وADuM5000، من أجل الحد من نفوذ من دائرة أخرى.
يتم تحريرها ADI MLVDS ADN4639E بالسيارة يتلقى ثنائية الاتجاه، المدمج في محرك الأقراص والمتلقي وتتداخل مع بعضها البعض، لدعم معدلات بيانات تصل إلى 200 ميجا بايت / ثانية، ونقل الإشارات على مدار الساعة ويمكن تطبيق، تطبيقات نقل البيانات لوحة الكترونية معززة < 4>. MLVDS حافلة نقل هيكل الرسم البياني هو مبين في الشكل 2، بت البيانات تزامن عن طريق الاتصال التسلسلي غير المتزامن بين العقدة المرسلة لنقل البيانات من خلال إشارة الفارق، كل واحدة منها قد تتلقى تعليمات من عقدة رئيسية حين العقد، كل عقدة فقط من سنرد على أوامر من تلقاء نفسها، مثل تلقي تعليمات نقل البيانات من العقدة، فإن الجانب مفتوحة لتمكين محرك الأقراص إلى محرك الحافلة، في كل مرة، دفع منها واحد فقط هو صالح من العقدة، وبالتالي تجنب تعدد في وقت واحد يقود العقدة الرئيسية من تشويه عقدة الحافلة التي تسببها البيانات الواردة.
في هذا التصميم، واستخدام الرقمية العزلة ADuM3442 رقاقة بين كل عقدة MLVDS السائقين رقاقة والاستقبال مع دبوس تحكم واحد العضوية، لمنع مستوى موجة حزمة الدائرة الانجراف بسبب الدائرة واجهة، مثل الخطط الأجهزة 3 هو مبين في الشكل.
يستخدم تصميم يوفر ADuM5000 دائرة العزلة حافلة السلطة MLVDS مرور، على حلبة لتحقيق عزلة تامة من السلطة والبيانات، لضمان أن الدائرة يمكن أن تستجيب لآثار العابرين عالية الجهد، والعزلة كما هو مبين في الشكل.
2.2 USB3.0 واجهة الدائرة
هو عرض USB3.0 يختار واجهة رقاقة السرو رقاقة CYUSB3014 سلسلة FX3، ومرونة عالية، ويشمل واجهة برمجة العامة GPIF II، لضمان الاتصالات عالية السرعة مع الغالبية العظمى من كميات كبيرة من وحدة تحكم البيانات. وعلاوة على ذلك، مما يضم UART واجهة . في هذا التصميم والتطوير وتحميل UART كلمة وضع واجهة للتعليم، GPIF II للبيانات ذات سعة كبيرة سرعة التحميل.
تم تكوين واجهة GPIF II في تصميم وضع متزامن العملية من FIFO، سيد FPGA البيانات GPIF II واجهة وعنوان والسيطرة حافلة لرسو السفن. FPGA يمكن قراءة وكتابة البيانات إلى المخزن المؤقت الداخلي واجهة FX3 GPIF II لتلبية متطلبات عالية السرعة لنقل البيانات ذات قدرة كبيرة. وفي الوقت نفسه، أوامر النظام والجسم كلمة شكل يمكن أن ينتقل عن طريق واجهة UART، وFPGA اتصال FX3 كتلة الرسم البياني هو مبين في الشكل (5).
3 البرمجة المنطقية
الرئيسي أجهزة النظام نظام البرمجة منطق التهيئة، نقل USB3.0، MLVDS الاتصالات كتلة الحافلات، وتحويل البيانات.
وحدة نقل 3.1 USB3.0
لتحقيق أقل الاتصالات الجهاز مع الكمبيوتر المضيف، FPGA إلى البيانات الداخلية وصول عازلة FX3 GPIF II عبر واجهة، واجهة UART، وصفت إشارات واجهة GPIF الثاني في الجدول 1.
عند الاتصال تحميل البيانات FPGA التي كتبها GPIF II، FX3 ترسل أول عنوان المخزن المؤقت الداخلي، ومن ثم انزلوا بحيث رقاقة اختر إشارة الميناء SLCS # GPIF II هو في الحالة المحددة، عند وصول حافة ارتفاع PCLK مرتفع والدولة FLAGB، SLWR # إشارة في حالة مستوى منخفض في حين أن القيادة بيانات صالحة على حافلة موازية، وهي عملية كتابة البيانات لا يمكن أن يتحقق، بعد كتابة البيانات، وSLCS # SLWR # إشارة عالية إشارة. عندما احتياجات حزمة قصيرة إلى أن تنتقل، وآخر ساعة البيانات PKTEND # منخفضة، ثم سحبت لاستكمال نقل البيانات. مماثلة البيانات واجهة GPIF II FPGA عملية القراءة وعملية تحميل البيانات، واحتياجات عملية القراءة ليتم سحبها سلو #، يتم استخدام منفذ GPIF II أساسا بيانات ذات قدرة كبيرة تم تحميلها في هذا النظام. يشمل FX3 مزيد قناة المسلسل، والتعليمات الإرسال إلى لحظة كلمة حالة التحميل، يمكن استخدام هذه القناة.
3.2 MLVDS حدة الاتصالات
واجهة الحافلة MLVDS هو بسيط، ويتطلب فقط الخصائص الكهربائية للطبقة المادية للحافلات، وليس فيها بروتوكول رفيع المستوى، ونقل البيانات MLVDS وحدة تحكم الاتصالات باستخدام بيانات التصميم طبقة وصلة FPGA والطبقة المادية بروتوكول الاتصال MLVDS الحافلة. الانتهاء من نقل البيانات في ترميز الطبقة المادية، فك، والتزامن قليلا وتزامن إطار وظائف، والانتهاء من البيانات مغلفة في طبقة وصلة البيانات removably MLVDS وفقا لبروتوكول الاتصالات، والتحكيم حافلة، التحكم في الأخطاء، ومراقبة توقيت تصفية الحزم، الخ وظيفة وتنفيذ .
عند إجراء عملية الاتصال، وبيانات صالحة في التعبئة والتفريغ MLVDS حدة الاتصالات على أساس بروتوكول الاتصالات المخصصة. يمثل حزمة معرف الأجهزة العقدة الأساسية تعمل ضمن بيانات القيادة وتحميل في الشعر. يمثل عنوان الوجهة المعلومات عنوان الحزمة التي تنتقل من العقدة. ADN4693E رقاقة في سلسلة من البيانات المرسلة إلى التفاضلي لMLVDS حافلة نقل الإشارات ضمان موثوقية نقل البيانات على متن الحافلة الأساسية.
MLVDS حدة الاتصالات يتكون من الحقول السبعة التالية لحزم البيانات المرسلة على متن الحافلة، ومعنى كل حقل كما هو مبين في الجدول رقم (2).
وحدة تحويل البيانات 3.3
الرئيسية حدة تحويل بيانات لتحويل البيانات بين وحدة الإرسال MLVDS USB3.0 وحدة الاتصالات. عندما يرسل الكمبيوتر المضيف أمر لبيانات الإرسال عبر تحويل البيانات واجهة USB3.0، ويحدد FPGA والاتصالات قد وردت وحدة GPIF II USB3.0 واجهة كشف العلم قليلا بعد البيانات، وحدة تحويل البيانات لقراءة البيانات، و يتم تحويل البيانات صالح إلى 8 بت من البيانات، الأمر كتابة البيانات العازلة FIFO لمزامنة البيانات عبر مدار الساعة. FIFO قراءة إشارة عند حافة ارتفاع من قراءة البيانات من وحدة الاتصالات FIFO لMLVDS، بمقارنة قيمة الأمر مجموعة السجل في وحدة تحليل الأوامر، تنفيذ الأمر الوظائف المحددة، والأشياء، وآليات اثار، بيانات القيادة مجدد الإطار. واضاف ان مدير الحافلة قبل بدء MLVDS بروتوكول الاتصال حافلة، مجال التحكيم، والمساواة، ووقف بت تكوين MLVDS شكل حزم، ومن ثم تحويلها إلى البيانات التسلسلية نقل واجهة وحدة MLVDS نقل MLVDS المكالمات التي تنفذ في وحدة وحدة، وأرسلت البيانات إلى الجهاز الهدف عن طريق ميناء الإرسال من خلال رقائق ADN4693E أسفل، يحيل النهائي.
بعد تحميل البيانات الواردة، وحدة MLVDS المتلقي عندما يكتشف أن واجهة يبدأ البيانات لتلقي ساري المفعول بداية قليلا، اكتمال نقل البيانات متزامن في إشارة الطبقة المادية، والبيانات إلى بيانات موازية لإدارة الحافلات MLVDS حدة. بعد أن تلقت نقل البيانات MLVDS CRC الاختيار هو الصحيح، نقل البيانات فعالة لذاكرة التخزين المؤقت وحدة البيانات DDR3 العلم صالح في إشارة حالة عالية، وجمع البيانات فعالة، فإن المعلومات المعلومات عقدة وعنوان مكتوب في القنوات DDR3، لتحقيق عدد كبير من ذاكرة التخزين المؤقت البيانات، والبيانات بمعدل عائد في نطاق السيطرة. ثم يتم قراءة البيانات من وحدة الاتصالات USB3.0 DDR3 مخبأ الوحدة، والبيانات الإرسال إلى 32 بت رقائق تكوين USB3.0، تحت سيطرة FPGA، لتحميل البيانات إلى الكمبيوتر المضيف.
4 نتائج الاختبار
هياكل منصة الاختبار التي أدلى بها مصدر البيانات، تحويل MLVDS-USB3.0 والكمبيوتر المضيف، في عملية الاختبار، ومصدر إشارة تنتج يتزايد عدد 8 بت، بعد MLVDS الفرق العقدة من قبل القيادة في المسلسل البيانات من القرص إلى ناقل البيانات ، ثم يتلقى عقدة رئيسية حافلة إشارة التفاضلية التي MLVDS الاستقبال. تم تحميلها PC إلى الكمبيوتر المضيف من خلال واجهة II عبر البيانات إعادة الإرسال البيانات GPIF CYUSB3014 قيادة قراءة، وانخفاض تعليمات فك المحلية من قبل المتلقي سوف MLVDS CYUSB3014 واجهة UART الواردة. استولت عليها ChipScope برو GPIF II تلقى البيانات مخطط توقيت هو مبين في الشكل. 6.
عندما cnt_state = 6، وهذه المرة من قبل USB_DQ FPGA لإرسال البيانات إلى المخزن المؤقت البيانات الداخلية، المركز الوطني للاستشعار من بيانات عداد الكتابة، 32 بت البيانات الأولى (المركز الوطني للاستشعار = 01 مرة) يمثل نقل البيانات الارتباط المتعدد معلومات العنوان، حيث "0xB0"، و "0x16" هي معرف بدء والمعلومات إنهاء عنوان المعرف. ثاني بت من البيانات 32 (CNT = 02 مرة) وهذا يمثل طول معلومات عنوان حزمة بيانات وبيانات صالحة. حيث يتم تحديد بداية الحزمة ك "0xA2"، معلومات العنوان من الطرفين الاتصالات هي "0xC1"، و "0xD2"، "عشرية 0xFF" يشير إلى طول الحزمة هو 255 B. الجسم حزم البيانات الثالث 32 بت، كل من 16 B جزءا لا يتجزأ من "0x55" ككلمة تزامن المعلومات، والتحقق إذا كان نقل البيانات هو الصحيح.
بعد PC لتحميل وتخزين البيانات، يتم فتح ملف البيانات من قبل EmEditor والبرمجيات هو مبين في الشكل 7، عن طريق تحميل مصدر البيانات ومقارنة البيانات، ونفس نظام نقل البيانات الحافله MLVDS تحميلها، وعدم وجود أخطاء كبيرة بعض الشيء، PC آلة والاتصالات العادية القادم.
أثناء الاختبار، وذلك لتقييم معدل نقل البيانات، والوقت بالإضافة اثار وحدة في الكمبيوتر المضيف وتدفق متر، والتي يمكن حساب كمية البيانات التي وردت في غضون فترة زمنية محددة سلفا إلى الكمبيوتر المضيف، يمكن حساب معدل انتقال العدوى. 20 مجموعة تم اختيارها عشوائيا من نتائج الاختبار، ومعدل نقل البيانات المرسومة منحنى هو مبين في الشكل 8، يمكن أن ينظر إليه من الرسم البياني، واستقرار معدل نقل البيانات بين 100 ميجابت / ثانية ~ 120 ميجا بايت / ثانية، لتلبية متطلبات التصميم.
5 الخاتمة
توضح هذه المقالة تستند FPGA تصميم تحويل MLVDS-USB3.0، والتحقق منها تجريبيا. تحويل جهاز الكمبيوتر عن طريق تحويل MLVDS-USB3.0 وسرعة عالية في تحميل متعددة العقدة وتعليمات لجمع البيانات بين الجهاز والكمبيوتر المضيف تحت سيطرة الشعر. تحويل يمكن تنفيذها بمرونة في مجموعة متنوعة من بروتوكولات النقل دون تغيير نظام الأجهزة العمارة الفرضية، مع دائرة الأجهزة البسيطة، وبراعة، ومستقرة انتقال العدوى. وقد ثبت عمليا أن محول يمكن تطبيقها على عدة عقدة نظام الحصول على البيانات.
مراجع
بحوث Ayon جورجيا MLVDS الرقم التسلسلي عالية السرعة حافلة أداة الشبكة هانغتشو: جامعة تشجيانغ، 2010.
نظام الحصول على كامل المتأزم، Lizong مين، وانغ قوه فو، الخ الموزعة متعدد القنوات متزامن تكنولوجيا التلفزيون، 2015،39 (23): 35-39.
شيني بو، البورون - Wanghong ليانغ، وآخرون تصميم وتنفيذ محول البصرية ميناء FPGA USB3.0- . مجسات والأجهزة التقنية، 2016 (11): 19-22.
Zhubao كون، LIU قوانغ ون .USB3.0 تصميم وتنفيذ FPGA منفذ الاتصالات هندسة الكمبيوتر والتصميم، 2016،37 (9): 2292-2298.
كلمات K، C LI، YE L، وآخرون al.Signal سلامة تعظيم الاستفادة من MLVDS أساس متعدد سيد أداة حافلة الندوة الدولية .IEEE على الكهرومغناطيسية Compatibility.IEEE، 2014: 433-437.
تيان يون، هسو ون بو دليل عملي تطوير .Xilinx FPGA بكين: مطبعة جامعة تسينغهوا، 2008.
الكاتب المعلومات:
وانغ هونغ ليانغ وانغ Liuming
(أهم مختبر لقياس الالكترونية والتكنولوجيا، جامعة نورث، وتاييوان 030051، الصين)
