تساو جينغ شينغ وانغ هونغ ليانغ
(مفتاح مختبر الأجهزة العلوم والقياس الحيوي، وزارة التربية والتعليم، وتاييوان 030051، الصين)
تلقي تصميم الدوائر في طالب المضادة للإشعاع، لكمية هائلة من البيانات ومعالجة الإشارات اتصال الخلفية بين نهاية التناظرية الجبهة والقضية الخلفية الرقمية معقدة، استنادا إلى (DDC) وحدة تحويل أسفل الرقمي وJESD204B مسلسل عالية السرعة خط طالب اجهة تلقي المخطط. تصميم وحدات من البرنامج، والانتهاء من تحويل الرقمي قبل إشارة القاعدي في عدة الأمامية طالب التناظرية، إشارة البيانات مرة أخرى في نهاية المعالجة. هناك جيل جديد من سرعة عالية الانتاج واجهات المسلسل JESD204B كما الأمامية التناظرية، من خلال محاكاة JESD204 فيز IP، في XILINX وتدعى Kintex-7 سلسلة FPGA الانتهاء JESD204B واجهة واحدة استقبال الارتباط. المحاكاة والتجربة، وتهدف إلى إثبات برنامج تلقي الاحتياجات الوظيفية المضادة للإشعاع طالب الوفاء، ولها طبيعة معينة.
JESD204B، تحويل أسفل الرقمية؛ القاعدي الانفصال، وارتفاع سرعة-AD
CLC: TN95
كود الوثيقة: A
DOI: 10.16157 / j.issn.0258-7998.172660
شكل الاقتباس الصيني: تساو جينغ شينغ وانغ هونغ ليانغ. صغير، كفاءة عالية المضادة للإشعاع تصميم جهاز الاستقبال طالب التكنولوجيا الالكترونية، 2018،44 (2): 3-5،9.
الإنجليزية شكل الاقتباس: تساو جينغ شينغ وانغ هونغ ليانغ، تصميم كفاءة عالية الصغيرة ومكافحة طالب الإشعاع مخطط الاستقبال . تطبيق تقنيات الالكترونية، 2018،44 (2): 3-5،9.
0 مقدمة
رادار طالب هو مكون الصواريخ المضادة للإشعاع الرئيسيين (ARM) من ARM المعروفة "عيون"، لها وظيفة أساسية من مصدر الإشعاع والفرز، وتتبع والقبض، والتي سوف تؤثر بشكل مباشر على الأداء الفني للصواريخ المضادة للإشعاع التشغيلي أداء . مع تحسن تكنولوجيا الرادار، طالب فائقة الاتساع تردد لتوسيع نطاق تغطية الصواريخ المضادة للإشعاع لتغطية ما يقرب من جميع من العصابات المختلفة للمصدر إشعاع . عندما تحديد الفرز طالب التقليدية متعدد الفرقة مصدر الإشعاع، عملية تبث عموما فائقة الاتساع الطيف بعد AD أخذ عينات من العملية مباشرة إلى قسم معالجة الإشارات الرقمية، ومن ثم استخراج البيانات ذات النطاق العريض وتصفية. مع مزيد من التوسع تغطية تردد طالب، لن يؤدي إلا إلى عملية تدفق التقليدي يسبب انخفاض كفاءة التكلفة الإجمالية ، والاتصال LVDS بالتوازي اجهة انتقال التقليدية كميات كبيرة من البيانات وغيرها من المشاكل المعقدة، فمن الصعب تلبية عبر الحديث النطاق العريض طالب الإشعاع، والاتجاهات التصغير.
من أجل زيادة مجمل طالب الفعالية من حيث التكلفة، لتبسيط الشبكة المادية أصبحت أصغر، نقترح مخطط التصميم على أساس وحدة الدائرة الاستقبال وطالب واجهة JESD204B DDC. في جانب واحد، من خلال مرشح النطاق العريض المدمج في بيانات DDC حدة ADC رقمية، ثم تنتقل إلى قسم معالجة الإشارات بعد هلاك وتصفية، لتحسين كفاءة وتكلفة معالجة الإشارات طالب الرادار على عدد وافر من التردد، ومن ناحية أخرى، JESD204B السرعة واجهة تسلسلية باستخدام واجهة نقل الإشارات الرقمية، وضمان على قناة واحدة سرعة نقل البيانات في وقت واحد، وتبسيط كبير في تعقيد اتصال البيانات، ومؤسسة لتصميم أنظمة المدمجة.
1 التصميم
نموذجي السلبي هوائي الرادار طالب، جهاز استقبال، نظام إشارة الفرز والاختيار، وتحكم تعليمات مكبر للصوت الخ . FIG 1 هو 16 قناة كتلة نظام تخطيطي من المتلقي طالب. فائقة الاتساع رادار هوائي الاستقبال يشع إشارة النطاق العريض فائقة ينتقل لعمل الدوائر تكييف إشارة الترددات اللاسلكية، RF الدائرة تكييف إشارة إلى منع تحويل دقة من استقبال إشارة يشع الضوضاء، تأثير الضوضاء ADC. التناظرية إلى المحول الرقمي لأخذ عينات إشارة مدخلات تناظرية إلى إشارة رقمية، ثم يصفى من قبل هلاك التناظرية قامت وحدة DDC، وأخيرا إلى ارتفاع سرعة واجهة JESD204B من الدوائر معالجة الإشارات الرقمية، وعادة مع JESD204B اجهة عالية أداء FPGA. نظام الدوائر استقبال طالب من قناة راديو تكييف إشارة الدائرة 16، وحدة 8 مع التناظرية مزدوجة القناة إلى المحول الرقمي واجهة DDC JESD204B واجهة 8 لتكوين FPGA JESD204B.
التناظرية 1.1 عالي السرعة إلى النظام الرقمي ADC32RF45 تحويل رقاقة
المضادة للإشعاع طالب تصميم استقبال مزدوجة القناة اختيار الدوائر شركة TI الولايات المتحدة، 143.0GSPS D رقاقة تحويل ADC32RF45، ويدعم إدخال ترددات تصل إلى 4 جيجا هرتز وفوق التردد (RF) أخذ العينات، والتناظرية قادرة على معالجة قناة واحدة في وقت واحد والمخرجات عرض النطاق الترددي إشارة القاعدي هو ضعف مجموعة من 75 ميغاهيرتز ~ 600 ميغاهيرتز. 2، والذي يحتوي على الإشارات التناظرية وحدة لا تتجزأ العازلة، وADC 14 عالية السرعة، والتلقائية وحدة السيطرة، وحدة تحويل وحدة واجهة JESD204B الرقمية.
1.2 أسفل محول رقمي
تحويل أسفل خلاط الرقمية على رقاقة يتكون من ثلاثة أجزاء، والتي تسيطر عليها رقميا مذبذب وهلاك التصفية، الذي هو مبين في الشكل (3) رسم بياني، وظيفتها الرئيسية هي لمقتطف من أعلى سرعة النطاق العريض الناتج عينات الإشارة من المحول إلى إشارة القاعدي، في حين أن القاعدي إشارة تصفية وهلاك خفض معدل إشارة لتلبية الوقت الحقيقي تجهيز وحدة لاحقة . تحويل ADC الأخير في قناة التناظرية يحتوي على مجموعة من الأرقام المستخدمة مكرر من هذا القانون، ويمكن تنفيذ القاعدي إشارة تجهيز مقتطفات قناة مدخل واحد الناقل التناظرية.
1.3 JESD204B واجهة
ADC32RF45 الإخراج الرقمي واجهة 1 واجهة، قناة واحدة التناظرية JESD204B فرعية يدعم ما يصل إلى أربع وصلات، كل عرض النطاق الترددي رابط نقل ما يصل الى 12.5 جيجابايت في الثانية. واحد قناة التناظرية عدد الارتباط الناتج JESD204B ADC32RF45 اجهة رقاقة يعتمد على التكوين وعدد من الواجهة الأمامية من معدل أخذ العينات من إجمالي خطوة الاستخراج، فإنه قد يتم تكوين كسلك، 4 أسلاك ووضع 2-السلك.
2 تصميم النظام والتطبيق
هنا، نظام طالب المضادة للإشعاع من TI D رقاقة تحويل الدائرة استقبال ADC32RF45 طالب باعتباره الأساسية، وهي الجهة الخلفية وحدة FPGA XILINX K7 سلسلة معالجة الإشارات الرقمية، من خلال محاكاة البرمجيات والاختبارات التجريبية تحقق على أساس عددي جدوى ومزايا عملية التحويل واحدة استقبال القنوات اجهة نظام JESD204B التناظرية.
2.1 النطاق العريض تصميم الدوائر استقبال
للتحقق من جدوى البرنامج الأولي، وترتبط تصميم الدوائر ADC32RF45 المتلقي على أساس تنفيذ محددة من ADC32RF45 تطوير وحدة FPGA واحد، وأدوات تطوير من قبل سد الموصل مخصص. دائرة المتلقي باستخدام مركز معالجة FPGA كإشارات الرقمية من خلال سرعة عالية الداخلية الإرسال والاستقبال GTX JESD204B الأدوات واجهة، بحيث الاستقبال كاملة من بيانات الإخراج الأمامية FPGA ADC32RF45 التناظرية واحدة.
تطبيق تحويل أسفل الرقمي 2.2
في نظام اكتساب عالية السرعة، وعرض النطاق الترددي معدل أخذ العينات عالية ومدخلات ADC يوفر النهاية الخلفية أوسع من الطيف المرئي وحدة معالجة الإشارات الرقمية . في الأرقام تحويل التصميم التقليدية، نادرا متعددة المراحل تصميم فلتر، في حين أن إدخال أفكار وتصميم متعدد عرض النطاق الترددي لتوسيع تطبيق المحول الرقمي . الخصائص المضادة للإشعاع لتوجيه رأس العمل، وتعدد الكشف في الوقت الحقيقي الضيق البيانات تحتاج إلى تحقيق مجموعة متنوعة من النماذج من الهجوم الموجهة بالرادار، ونحن نستخدم المحول الرقمي على الرقاقة لتحقيق فلتر متعدد عرض النطاق الترددي للإشارة القاعدي لاستخراج التصفية.
في الفرقة متعددة إشارات التردد اللاسلكي ADC الروابط الرقمية المركبة المقابلة لاثنين من تردد أسفل التحويل، ويتم ضرب من قبل اثنين من الصفر المرحلة، إشارة جيبية من النطاق الترددي من وتيرة مركز الهدف، والفرقة التردد المركزي الفائدة إلى الصفر هيرتز. بعد عرض النطاق الترددي أسفل إشارة من الاهتمام، ومن ثم من خلال منخفض مرشح الترددات مع المرشحات وظيفة أخذ العينات من مكونات تردد غير مرغوب فيها، والاحتفاظ بالمعلومات الفائدة مفيدة لتجهيز الفرقة إشارة لاحقة، بحيث استخدام الموارد الأمثل النهاية الخلفية .
تحليل تطبيق واجهة 2.3 JESD204B
العدد الحالي من الدبابيس موازية الإدخال / الإخراج قيود عرض النطاق الترددي التكنولوجيا الحالية، مثل CMOS أو LVDS، مما اضطر المزيد والمزيد من البيانات تحويل . عندما طالب متعدد الفرقة دائرة استقبال وتجهيز العينات، فدس متوازية واجهة التطبيق ليس من الصعب فقط لتحميل هرتز كات عرض النطاق الترددي عالية لحظية، ومثل هذا الترتيب العلاقة بين الأمامية التناظرية والنهاية الخلفية FPGA معقدة. لتحسين معدل نقل البيانات، للحد من تعقيد طالب الدائرة الداخلية، وطالب بأكمله يصبح أصغر، وتصميم يستخدم بروتوكول JESD204B. واقترح اتفاق JESD204 أولا في عام 2006، ويدعم فقط لنقل البيانات قناة واحدة، ومعدل انتقال 3.125 جيجابت / ثانية، وهو نسخة مطورة من بروتوكول JESD204A يضيف القدرة على دعم قنوات التسلسلية متعددة الإرسال، ولكن الإصدار الأخير يضيف دعما لتحديد JESD204B وتأخير انتقال سرعة بند يتم زيادة أخرى إلى 12.5 جيجابت / ثانية . إنشاء رابط ونقل مخطط تدفق محددة هو مبين في الشكل.
هذا التصميم على أساس GTX الأساسية XILINX مجانا JESD204 PHY IP كأساس تصميم، وذلك باستخدام VIVADO أعلى الأجهزة تصميم البرمجيات المنطق. تزامن صلة JESD204B بين المراحل الثلاث، تزامن كلمة، والتزامن الإطار ونقل البيانات. كلمة المرحلة التزامن، FPGA باستخدام تقنية استعادة البيانات على مدار الساعة في GTX سيطرة على المواقع دفق البيانات كلمة الإخراج من ADC. المرحلة تزامن الإطار، إلى محاذاة جميع الروابط، وجهاز استقبال، المعلمات صلة FPGA تحتاج إلى مراجعة ووضع بيانات حدود الإطار ومتعددة الإطار البيانات من خلال إشارة مرجعية النظام. في مرحلة نقل البيانات، وأدوات تصميم الحالية تيار حرف تحكم استبدال البيانات من خلال تصميم المنطق الداخلي FPGA، لاستعادة اكتمال البيانات الأصلية.
3 النتائج وتحليل الاختبار
3.1 JESD204B اختبار واجهة
قدمت مع XILINX المتكاملة نسبة خطأ بت (IBERT) اختبار للتواصل مسلسل عالية السرعة، ليس فقط لاختبار أسرع وأكثر ملاءمة، أكثر ملاءمة لكشف السريع، وتحسين جودة الاتصالات على اعلى مستوى السرعة استقبال مجلس FPGA جيجابت . خطأ التحليل من قبل البرامج الداخلي VIVADO العين، و "العين" حالة فتح اضحة، ونسبة الخطأ قليلا من أجل من ه-9، ضمن المعدل الطبيعي، أثبتت سلامة جيدة إشارة الارتباط.
وبالمثل، يتضمن XILINX FPGA IC منطق أداة تحليل الداخلية، وبيانات الاتصال واجهة JATG بين شرائح FPGA ، عن طريق ترتيب ADC في JESD204B رابط وضع الاختبار الذاتي، أي دون أخذ العينات ADC إخراج إشارة اختبار الموجي. بعد JESD204B اجهة رابط واحد للحصول على إشارة الاختبار هو مبين في الشكل. 5 بمنطق VIVADO أداة تحليل البرامج التي تجتاح الداخلي، وحسن الجيبية عرض الموجي، وبالتالي إثبات JESD204B اجهة رابط واحد قد تحليل الإشارات بشكل صحيح.
3.2 أحادي تصفية محاكاة
في خ معدل أخذ العينات الافتراضي إلى 3 سعر البيع الحكومي باستخدام MATLAB يتحقق البرمجيات الرقمية أسفل المحول لاستخراج اثنين جدوى الأساسي للمخططين إشارات مزدوج النطاق من إشارة الناقل. عن طريق تقسيم التردد المضاعفة إشارات عن طريق التضمين عرض النطاق الترددي إشارة مولد AMU200 من 50 ميغاهرتز و 140 ميغاهرتز إشارات القاعدي والتضمين لترددات مركز 400 ميغاهيرتز يجعل وإلى 1.2 جيجاهرتز الناقل الجيبية، محاكاة الناقل مزدوج النطاق بعد مرور أخذ العينات تحويل . على غرار نموذج داخلي وحدة ADC-تحويل، وتحديد تردد المذبذب المحلي من 400 ميغاهيرتز يجعل NCO2 NCO1 وهو 1.2 غيغاهرتز، وعامل هلاك كل مرشح هلاك هو 4، ومجموع عامل هلاك كل تحويل أسفل رقمي 8، بعد إشارة القاعدي الرقمية بعد تحويل التردد تيرة الانتاج قطع من 0.0625 خ. إدخال إشارة القاعدي الناقل واثنين من النواتج وإشارتين القاعدي وتحويل فورييه السريع، لإعطاء 6، طائفة كما هو مبين في التين. 7 و 8 هو مبين في الشكل.
FIG من التحليل والمحاكاة، وعلى غرار نموذج رقمي محول التردد ADC في قناة واحدة إشارة القاعدي الرقمية الداخلية التي وضعت يمكن تحقيق مقتطفات ظيفة تصفية مزدوجة أثبتت تصميم ممكنا.
4 خاتمة
هذا طالب تصميم يستند بانخفاض تحويل الرقمي واجهة JESD204B تلقي يدخل الحلبة وتحليلات المحول الرقمي واجهات JESD204B مزايا التطبيق في مجال رأس المضادة للإشعاع ويسترشد. لحقل طالب المضادة للإشعاع تطور النطاق العريض، متعددة الناقل واتجاه التنمية للتصغير، والمرونة في تطبيق تحويل الرقمي الجديد على ارتفاع ADC سرعة، والنطاق العريض طالب يتلقى عرض النطاق الترددي المدخلات يمكن أن يكون مرتفعا كما 4 غيغاهرتز، تنفيذ الواجهة الأمامية للطالب تصفية الفرقة، فمن الممكن لإتمام عملية التحويل من عدد وافر من مختلف إشارة القاعدي الرقمية في 75 ميغاهيرتز ~ 600 ميغاهيرتز عرض النطاق الترددي، بالمقارنة مع المخطط التقليدي، ومعالجة الإشارات الخلفية لتحسين الكفاءة. وبناء على استخدام عالية السرعة الإرسال والاستقبال GTX JESD204 فيز IP JESD204B استقبال الأدوات واجهة قناة واحدة، بالمقارنة مع واجهة نقل موازية، يبسط تخطيط لوحة الأسلاك، مع ضمان نقل البيانات عالية السرعة. بعد برنامج المحاكاة وظيفية والأجهزة اختبار حقيقي، للتحقق من جدوى التصميم الأولي لتطوير واسع النطاق، صغيرة التكنولوجيا طالب المضادة للإشعاع قد ارسى اساسا معين.
مراجع
ليو تشن فو الجيش الجديد. الصواريخ المحمولة جوا المضادة للإشعاع المتقدم والاتجاهات مراجعة . صواريخ كروز، 2016 (6): 43-49.
وانغ Yankui تحليل مضاد الإشعاع التكنولوجيا طالب . بصواريخ كروز 2009 (3): 39-44.
النمر حلم السيارة، والتكنولوجيا والتنمية الاتجاه الرئيسي للطالب الصواريخ المضادة للإشعاع . الفضاء الحرب الالكترونية، 2008 (4): 5-8.
Shuyi قانغ، جينا كيلسو، سعد أشرف. وبناء على المستخلص الرقمية ونظام الموجات فوق الصوتية JESD-204B متعددة التكنولوجيا الالكترونية، 2016 (11): 77-79.
هاى فنغ، وو هونغ. تنمية طالب السلبي والرادار تكنولوجي ريفيو . بصواريخ كروز، 2013 (1): 78-80.
فاي، فنغ شياو دونغ، لي هوا صح التعبير. تصميم وتنفيذ FPGA تردد في عرض النطاق الترددي الرقمية متغير التكنولوجيا الالكترونية، 2016 (4): 35-38.
إيان القنادس. تخفيض تحويلها إلى إعادة التفكير في ADC النطاق العريض بسرعة في الرقمية المنتجات الإلكترونية، 2016 (9): 36-38.
Zhaoliang يو. متعددة المراحل فلتر رقمي تردد عرض النطاق الترددي متغير تصميم التكنولوجيا الالكترونية، 2014 (3): 32-34.
مروحة Tiansuo.A تصميم الدوائر على أساس عالية السرعة الاتصالات التسلسلية شبكة نقل البيانات وحدة واجهة الاتصالات .Proceedings من مؤتمر 20166 الدولي للآلات، مواد والبيئة والتكنولوجيا الحيوية والكمبيوتر (MMEBC 2016). 2016.
Zhangfeng وانغ تشان جيانغ. البيانات أخذ العينات AD أساس سرعة عالية لنقل المسلسل JESD204 بروتوكول هندسة الاتصالات السلكية واللاسلكية، 2014 (2): 174-177.
يو شين، SOUTH - دراسة تجريبية لاختبار GTX IBERT في 7 Vritex المستندة إلى الالكترونية للعلوم والتكنولوجيا، 2015 (3): 91-93،98.
يانغشيان يونيو ChipScope منصة تجريبية على أساس التصميم EDA تكنولوجيا الاتصالات، 2012 (10): 101-102،106.
