حلقة مرحلة غير الساحلية هي قادرة على التتبع التلقائي للمراقبة ردود الفعل إشارة دائرة مدخل السلبية. تم PLL تستخدم على نطاق واسع جدا في نظام الاتصالات والالكترونيات الراديو، والتحكم الآلي والأتمتة في مجال الطاقة، وسوف أدائها تؤثر بشكل مباشر على أداء النظام الإلكتروني بأكمله . مع التطور المستمر للتكنولوجيا الرقمية، ومجموعة تطبيق كل الرقمية حلقة مرحلة غير الساحلية وعلى نطاق أوسع . DPLL والمزيد من المزايا من المرحلة التناظرية مقفل حلقة، والتي يمكن أن تحل مرحلة التناظرية مقفل حلقة العالي التعقيد في التصميم وقابلية ضعيفة وحساسة للغاية للضوضاء وغيرها من المشاكل . لرقاقة النظام، وسرعة النظام واستهلاك الطاقة هو مقياس مهم للمزايا وعيوب أدائها، وكيفية تحسين سرعة وخفض استهلاك الطاقة هو قضية ساخنة من العلماء قلق . DPLL كورقة نظام تستخدم عادة وحدات وظيفة، هذه المشاكل في تصميم حلقة مقفلة الطور هو ما نحن بحاجة ماسة لمعالجة هذه المشكلة. من ناحية أخرى، وزيادة غير الساحلية المرحلة PLL حلقة سرعة مرحلة غير الساحلية مع تعزيز الاستقرار ومتناقضة. عندما تخوض مرحلة الحلقة، إذا المعلمات من فلتر رقمي أيهما أقل، لتسريع سرعة مرحلة تأمين مرحلة حلقة مقفلة لاختصار الوقت قفل، ولكن استقرار المرحلة غضب، فإن النظام يؤثر على النظام بعد قفل، و به المعلمة، أيهما أكبر، على الرغم من غضب المرحلة يمكن تقليل، وتعزيز استقرار النظام، ولكن من شأنها أن تسبب قفل بطيئة. منذ المعلمات DPLL التقليدية للفلتر رقمي هو ثابت، حيوي المعلمات تعديل لا يمكن أن يتحقق، وبالتالي، حلا وسطا لا يمكن إلا أن تأخذ قيمة ثابتة عندما تخوض مرحلة الحلقة، وهي ليست أساسية مع تحسين لحل التناقض القائم بين الأداء الديناميكي والأداء ثابتة للدولة من PLL، لا يمكنك تحقيق أقصى قدر من الأداء العام للنظام القفل.
تكنولوجيا DPLL القائمة، ويمكن للمرء أن تحسين سرعة التشغيل من نظام القفل، للحد من استهلاك الطاقة للنظام المقترح، ويمكن تنفيذها فلتر رقمي الثاني حيوي تعديل المعلمات، وتحسين قفل لحل سرعة وتعزيز جذريا التناقض بين استقرار النظام. وتصف هذه الورقة تصميم هيكل النظام، مبدأ العمل وحدة رئيسية في حلقة مقفلة الطور. ويتم تحليل بنصر II أداة البرمجيات باستخدام نظام محاكاة الدوائر، والمحاكاة نتيجة لتأثير التغيرات في المعلمات الدائرة من النظام مرحلة قفل .
1 خط أنابيب
1.1 النقل بواسطة خط أنابيب تعمل هذه التكنولوجيا
خط الأنابيب هو واحد مشترك في تقنيات تحسين السرعة، ويمكن زيادة كبيرة في سرعة التشغيل من الحد تصميم الدوائر . من أجل ضمان انتقال السريع للبيانات، فمن الضروري لجعل نظام تشغيل على أعلى تردد ممكن، ولكن إذا كنت استكمال بعض المنطق معقدة وظائف تتطلب تأخير أطول، وجعل النظام الصعب تشغيل في ذات تردد عال. في هذه الحالة، تكنولوجيا خط أنابيب، أي تأخير لمدة طويلة في مشغل إدراج كتلة منطقية، يتم الانتهاء من العمليات المنطقية اتخاذ خطوة معقدة، للحد من وقت المعالجة تأخير عن كل قسم، بحيث تردد التشغيل من النظام تحسين . خط أنابيب تصميم الاعتبار هو إضافة السجل المنطقي، أي زيادة استهلاك الموارد في الشريحة. أعمال محددة كما هو مبين في الشكل.
FIG 1 (أ) الحد الأقصى تردد التشغيل من 1 / تا؛ في FIG 1 (ب)، FIG 1 (أ) في تأخير أكبر دائرة منطق التوافقية إلى أصغر اثنين تأخير دائرة منطق التوافقية وإدراج سجل في الدائرة، حيث تا = T1 + T2، T1T2. تتكون الدائرة من أول تسجيل مرحلة المدخلات، ودائرة منطق التوافقية والإدراج السجل، والحد الأقصى تردد التشغيل يساوي تقريبا 1 / يرة تركية، وبعد وتشكل المرحلة الثانية من سجل ودائرة منطق التوافقية، والحد الأقصى تردد التشغيل حوالي تساوي 1 / T2. وهكذا، والحد الأقصى تردد التشغيل تساوي تقريبا خط أنابيب تكوين الدائرة من 1 / T1، بالمقارنة مع التكوين الدائرة في FIG 1 (أ)، وسرعة التشغيل بالكامل من الدائرة قد تحسنت بشكل كبير.
تطبيق 1.2 خط أنابيب
النقل بواسطة خط أنابيب التكنولوجيا يحسن الدائرة مضادة، مثال 24 بت مضادة، وسلسلة تحمل العداد طويلة، حتما الحد من وتيرة التشغيل. إذا تم تقسيمها إلى ثلاث مكافحة 8 بت، كلما 8 بت مكافحة 255 إلى الخلفية، إشارة تحمل يمكن استخدامها لتحريك عملية مكافحة المقبلة 8 بت، وذلك أن العمل يمكن أن تقلل من تأخر النظام، وذلك لتحسين نظام المعلومات سرعة معالجة الكائن . محددة للتنفيذ هو موضح في الشكل (2).
24 حيث تكوين الدائرة من FIG 2 (أ) لا يتم استخدام خط الأنابيب، FIG 2 (ب) لتصميم توظيف دائرة النقل بواسطة خط أنابيب. كما يمكن أن يرى في FIG 2 (ب)، وينقسم العداد 24 إلى ثلاث تصميم خط أنابيب، كل مستوى هو عداد 8 بت، حيث أول بت مرحلة مكافحة 0-7، المرحلة الثانية العداد 8-15 بت، عدد البتات من المرحلة الثالثة 16 إلى العداد 23. كلما تنتج العداد 8 بت إلى انخفاض مستوى إشارة حمل، يؤدي إلى مستوى أعلى مستوى في 8 بت مكافحة يبدأ العد، لذلك عد إلى أعلى. مع هذا التكوين دائرة العداد الخط، يمكن العداد زيادة سرعة المعالجة في سلسلة تحمل، وبالتالي زيادة سرعة التشغيل من الدائرة بأكملها.
تصميم PLL وحدات الدائرة الرئيسية
رسم بياني كتلة من النظام المقترح هنا DPLL كما هو مبين، ويتألف PLL أساسا للمرحلة كاشف رقمي هو مبين في الشكل (3)، والتلقائية الدائرة تغيير الوضع، فلتر رقمي، ودائرة التحكم نبض بالإضافة إلى زر-N المكونات. حيث يتم تنفيذ كاشف مرحلة الرقمي المزدوج D الوجه بالتخبط، الذي هو ردود الفعل من خلال مقارنة إشارة الدخل زعنفة ومرحلة تغيير بين الإشارات الناتج FOUT، UE يولد إشارة خطأ المرحلة، وإشارة مبكرة تصل مسعود إشارة تأخر الدور الرئيسي. وتشكل فلتر رقمي أساسا من عداد عكسها التي يمكن أن تضاف التهم صعودا أو هبوطا وفقا لإشارة مبكرة أو إشارة تأخر، عندما تصل قيمة عدد قيمة مودولو العداد، إشارة حمل المؤتمر الوطني العراقي أو الاقتراض إشارة ديسمبر، حيث وعكسها قيمة العداد مودولو. كم (أي المعلمات فلتر) التي تقدمها الدائرة تغيير الوضع التلقائي، إشارة قد تكون ولدت تلقائيا وفقا لحجم رق إشارة خطأ. بالإضافة إلى زر ودائرة التحكم نبض يشكل تردد المفرق N من مذبذب رقمي، عندما تكون إشارة عالية، يتم إدخال المؤتمر الوطني العراقي نبضة في تسلسل الإشارات الرقمية في IDout، ديسمبر عندما تكون إشارة عالية، نبضة في IDout خصم، ثم بعد N مقسم إلى الحصول على تعديل FOUT إشارة الإخراج. ويتم تغذية إشارة خرج إلى المرحلة الرقمية للكشف، نظام قفل المرحلة من خلال تعديل تكرارا الخطأ المرحلة، وأخيرا يصل إلى مرحلة القفل.
2.1 خط أنابيب التلقائي ماس التناظرية تصميم البديل
يتم توفير المعلمات ديناميكية فلتر رقمي في المقام الأول التلقائي الدائرة تغيير الوضع، حيث الدائرة تغيير الوضع التلقائي ويتكون أساسا من الوقت لوحدة الرقمية تحويل (TDC) وحدات التحكم الوضع المتغير، الذي هو الخطأ الناتج المرحلة على أساس كاشف مرحلة الرقمية وظيفتها الرئيسية وفلتر رقمي لتغيير حجم أسفل مكافحة مودولو كم قيمة. عندما يكون الخطأ مرحلة كبيرة، وإخراج أصغر قيمة مودولو، من أجل تسريع سرعة مرحلة قفل، وعندما الخطأ المرحلة هو صغير، وإخراج قيمة معامل كبير، للحد من غضب المرحلة بعد قفل حلقة.
التصميم المقترح لمكافحة خط، لTDC وحدة 20 بت تصميم خط أنابيب عداد 5-المرحلة، حيث أن المرحلة الأولى من البتات مكافحة 0-3، البتات المرحلة الثانية مضادة 4-7، المرحلة الثالثة من العداد 8 بت إلى 11 بت عدد من المرحلة الرابعة 12 إلى العداد 15، المرحلة الخامسة العداد 16 إلى 19 بت. سرعة عالية جدا الدوائر المتكاملة وصف الأجهزة لغة (إتش دي إل) لتصميم هيكل TDC دائرة خط أنابيب حدة، وRTL هو مخطط الرسم البياني للوحدة هو مبين في الشكل.
بعد الانتهاء من استخدام VHDL تحكم وضع متغير التصميم، ثم يتم توصيل الوحدتين، ويمكن الحصول على دائرة خط أنابيب تلقائيا وتغيير الوضع كما هو مبين في الشكل. رق إشارة مدخلاته خطأ إشارة المرحلة، يتم تزويد إشارة الإخراج إلى قيمة المتغير مودولو كم من فلتر رقمي هو أسفل العداد.
2.2 عبر خط انابيب تصفية التصميم الرقمي
وفلتر رقمي 8 يتكون أساسا من عداد عكسها، وذلك باستخدام خط أنابيب 2-مرحلة تصميم العداد عكسها، والمرحلة الأولى من البتات مكافحة 0-3، العداد المرحلة الثانية هو 4-7 أرقام. VHDL باستخدام الرقمي التكوين مرشح الدائرة خط أنابيب تصميم، وحدة الدائرة مرحلة RTL مبين في الشكل. أضيفت معامل الدائرة إشارة السيطرة، والمؤتمر الوطني العراقي إشارة خرج وإشارات ديسمبر العداد إدخال إشارة كم إلى زر نبض السيطرة.
اتخذت محاكاة الطول الموجي للفلتر رقمي هو مبين في الشكل 7، يمكن أن ينظر إليه من القيم كم FIG عندما يحين الوقت 2،4،8،32، المؤتمر الوطني العراقي وإشارات ديسمبر المقابلة لتردد وقوع مختلفة. ويمكن تفسير ذلك بأن فلتر رقمي وفقا لحجم كم قيمة معامل، تردد يضبط تلقائيا إشارة التحكم انتاجها، وبالتالي يمكن تحقيق التكيف الحيوي من عملية PLL.
2.3 خط أنابيب تصميم كروس
يتكون المفرق تردد 24 من عداد، وهو قابل للتعديل عامل الانقسام. تصميم عداد 3 مراحل التنفيذ، حيث المرحلة الأولى من العداد بت 0-7، والمرحلة الثانية مكافحة 8-15 بت، عدد البتات من المرحلة الثالثة 16 إلى العداد 23. وبالمثل، فإن استخدام VHDL تردد المفرق تصميم هيكل الدائرة خط أنابيب، مخطط الرسم البياني على مستوى RTL وحدة هو مبين في الشكل.
التصميم العام ومحاكاة نظام 3 قفل
التصميم العام للنظام قفل طريقة تصميم من أعلى إلى أسفل، لأول مرة، مع البرمجة وحدات تصميم لغة VHDL، كل وحدة بعد الانتهاء من التصميم، وذلك وفقا للتصميم نظام لربط وحدات الدائرة الطبقة العليا المكونة للنظام دائرة النظام هو مبين في الشكل. حيث jianxq كاشف مرحلة الرقمي، zdjc التلقائي الدائرة تغيير الوضع، bknjs8 بمثابة فلتر رقمي، ID من الدائرة الطرح نبض السيطرة، divN8 هو N المفرق. CLK إشارة على مدار الساعة، الزعنفة هو إشارة الدخل، كم أسفل قيمة العداد مودولو.
عندما يساوي تردد على مدار الساعة نظام 200 ميغاهيرتز، مدخلات تردد 50 ميغاهرتز، وطبقة أعلى من نظام محاكاة الدوائر، والنتائج هو موضح في الشكل (10).
خذ نفس التردد ساعة النظام، عندما تردد مدخلات قفزة 50 ميغاهيرتز الى 25 ميغاهيرتز، والطول الموجي محاكاة مبين في الشكل.
وكما يتبين من FIG 10، ونطاق التعديل في المرحلة مغلق حلقة بانخفاض قيمة مودولو مواجهة مع مختلف الأخطاء مرحلة التغيير كم، وهذا يمكن تسريع سرعته مقفل، المرحلة الفاصلة قفل وسيتم اختيار تلقائيا من قبل النظام كم مجموعة الحد الأقصى لقيمة معامل، فإنه يمكن أن يقلل كثيرا من غضب مرحلة إشارة خرج من الحلقة، لتحسين استقرار النظام. كما يمكن أن يرى من FIG 11، عند حدوث قفز التردد المدخلات، ومدخلات تردد يمكن أن يكون سريع PLL قفل تردد إشارة من الفترة الأولى بعد انتقال إشارة، والتكيف السريع من الخطأ المرحلة، أي بعد حوالي 2.5 ميكرو ثانية ويمكن أن يكون مؤمنا والقفل أيضا تحديد كم قيمة الحد الأقصى تلقائيا. ويمكن ملاحظة أن المرحلة مقفل حلقة قادرة على ضبط حيوي المعلمات من النظام وفقا لإجراءات العمل المختلفة، وتحسين جذري في حل التناقض بين سرعة تأمين والاستقرار، وتحسين الأداء العام للنظام المرحلة قفل.
عند التقاط تردد على مدار الساعة نظام 200 ميغاهيرتز، وتواتر إشارة الدخل من 50 ميغاهرتز، على التوالي، في المرحلة التقليدية تأمين PLL حلقة ومحاكاة نظام خطوط الأنابيب، نتائج المحاكاة هي تحليل توقيت وتحليل السلطة. وتظهر نتائج محددة من التحليل في الجدول 1.
وكما يتبين من الجدول أعلاه، أولا وقبل كل شيء، بالمقارنة مع حلقة مقفلة الطور التقليدية، PLL الهيكل خط أنابيب الدوائر تأخير يقلل من 1.278 م. بعد ذلك، عندما تردد على مدار الساعة هو 200 ميغاهرتز، ويتم تقليل استهلاك الطاقة الإجمالية نظام من PLL التقليدية 630 مللي واط. وهكذا، تخوض كل الرقمية المرحلة الدوائر حلقة وجود هيكل خط الأنابيب يمكن أن تقلل من الكمون النظام وتحسين سرعة عمل النظام، والحد من استهلاك الطاقة الكلي النظام.
4 خاتمة
وقدمت الوثيقة الدائرة DPLL باستخدام تقنيات خط أنابيب لتحسين بنية النظام، والحد من الكمون النظام، وزيادة سرعة النظام، والحد من استهلاك الطاقة الكلي النظام. منذ المعلمات من فلتر رقمي يمكن تعديلها بشكل ديناميكي، بحيث لا يؤدي إلا إلى زيادة سرعة مرحلة قفل، ولكن أيضا تعزيز استقرار النظام، الذي يحل التناقض القائم بين البلدين.
مراجع
قوه شياو تشيانغ، وو Weiyang، تشن Zhe.Multiple معقدة، معامل تصفية استنادا حلقة وتزامن تقنية مرحلة غير الساحلية على ثلاث مراحل المحولات-ربطه الشبكة في الشبكات الهندسية توزيعها المعاملات .IEEE على الإلكترونيات الصناعية، 2011،58 (4): 1194-1204.
مداولات كيني الطريق، لييا بن وبناء على تحسن FPGA DPLL تكنولوجيا الطاقة، 2015،39 (2): 410-412.
STASZEWSKI R B، MUHAMMAD K، D ليبولد، وآخرون al.All الرقمية TX المزج التردد والمتلقي الوقت منفصلة للراديو Bluetooth في 130 ن / ن CMOS .IEEE مجلة الدوائر الحالة الصلبة، 2004،39 (12): 2278-2291.
واحد تشانغهونغ، Chenzhong زي، واحدة الزناد اللمس أساس مضاد على مزدوجة منخفضة حافة الكهرباء في كل مرحلة غير الساحلية الرقمية تصميم حلقة مجلة الدوائر والنظم، 2005، 10 (2): 142-145.
Huangbao روي يانغ شيبينغ FPGA يستند تصميم DPLL اختبار الإلكترونية، 2014 (8X): 33-34.
بينسون، السيد ستيفن صناعة التكنولوجيا .EDA تعليمي عملي نسخة VHDL (الإصدار 5) بكين: العلوم والتكنولوجيا الصحافة، 2013.
Cuixiu حد عبر خط انابيب وتنفيذها بناء على FPGA .Science وتكنولوجيا المعلومات، 2010 (7): 76-77.
ويونغتاى دونغ قانغ، وهوانغ ون تشينغ. الأنابيب المتنوعة تنفيذها في تصميم FPGA جامعة تيانجين للتكنولوجيا، 2006، 25 (4): 84-86.
شو Liangge، LINDFORS S.A عالية السرعة المرحلة متغير تراكم للبنية ADPLL 0.2008 ندوة IEEE الدولية على الدوائر والنظم، 2008.
واحد تشانغهونغ، دينغ قوه يانغ دراسة سريعة جديدة من كل الرقمية حلقة مقفلة الطور مجلة نظام المحاكاة، 2003،15 (4): 581-583.
الكاتب المعلومات:
تيان فان يانغ مينغ وي، تشانغهونغ واحد
(كلية الهندسة الكهربائية، جامعة جنوب الصين، هنغيانغ 421001، الصين)
