قضى بضعة أيام لتحصل في النهاية على معرفة بعض من لجنة التحقيق المستقلة، وتحقق الكثير من المعلومات، متشابكة أيضا الكثير من التفاصيل، ولكن طالما الصبر، قليلا لفهم، في محاولة، في نهاية المطاف سوف تحصل على النتائج التي تريدها، والحياة أليس كذلك، الكالينجيون، لا ثرثرة، هنا لكتابة حول فهمي والأساليب، ويمكن اعتباره خلاصة ~

-------------------------------------------------- -------------------------------------------------- --------------

لجنة التحقيق المستقلة أي المشتركة بين الدوائر المتكاملة (IC الحافلات)، وهذا النوع من الحافلات من فيليبس لأشباه الموصلات صممت في بداية الثمانينات من بسيطة، في اتجاهين، يتم استخدام سلكين متزامن الناقل التسلسلي لربط الدوائر المتكاملة الرئيسية (ICS)، لجنة التحقيق المستقلة هي حافلة تحكم متعددة الاتجاهات، وهذا يعني عدد وافر من رقائق قد تكون مرتبطة إلى هيكل حافلة نفسه، ولكل رقاقة يمكن أن تستخدم لنقل البيانات في الوقت الحقيقي التحكم بالمصادر. هذا يبسط اجهات حافلة نقل الإشارات. (من موسوعة بايدو)

لجنة التحقيق المستقلة EEPROM للتحقق من استخدام توقيت، وأنا استخدم AT24C02 (الرسم البياني أدناه)، توقيت لجنة التحقيق المستقلة لكتابة بايت واحد، قراءة واحدة بايت، وصفحات الكتابة، الصفحة القراءة والكتابة أول كتابة بايت واحد وقراءة، صفحة كتابة وقراءة والكتابة المقبل.

الخطط AT24C02

أول اطلالة له على كل التعاريف دبوس:

1، A0، A1، A2 هو AT24C02 رقاقة اختر إشارة، لأن تعدد حافلة IIC يمكن تركيبه

الأجهزة واجهة لجنة التحقيق المستقلة، لذلك يجب أن يكون لكل جهاز الخاصة "الهوية" من خلال

A0 مختلفة، A1، A2 عالية المدخلات ومنخفضة، ويمكن تقديم إلى EEPROM رقاقة اختر

إشارة.

2، القراءة والكتابة تمكين إشارة WP هو، عندما WP عائمة أو على الارض، وقراءة EEPROM و

الكتابة، عندما قوة WP تتخذ، EEPROM لا يمكن إلا أن تقرأ ولكن لا يكتب.

3، SCL من لجنة التحقيق المستقلة واجهة سطر على مدار الساعة.

4، SDA من واجهة سطر بيانات لجنة التحقيق المستقلة.

مبدأ FIG يمكن أن يكون معروفا من قبل، بروتوكول لجنة التحقيق المستقلة ديه خطين، وSCL خط مدار الساعة، خط البيانات ثنائية الاتجاه من SDA،

نظرة التالية في بروتوكول توقيت الرسم البياني لجنة التحقيق المستقلة:

توقيت الكتابة:

وكما يتبين من الرسم البياني توقيت، إذا كنا نريد لكتابة EEPROM بايت، يجب أن تذهب من خلال الخطوات التالية:

1. بدء نقل الإشارات

2. نقل جهاز عنوان 8'b1010_0000

3. EEPROM استقبال والكشف عن استجابة إشارة ACK إرسالها

4. إرسال عنوان كلمة

وEEPROM استقبال والكشف عن استجابة إشارة ACK إرسالها

6. صحيح 8bit نقل البيانات

7. EEPROM استقبال والكشف عن استجابة إشارة ACK إرسالها

8. إشارة توقف يتم إرسالها

قراءة التوقيت:

وكما يتبين من الرسم البياني التوقيت، إذا قرأنا بايت من EEPROM، يجب أن تذهب من خلال الخطوات التالية: نقل بداية إشارة 1

2. 8'b1010_00003 نقل عنوان الجهاز. يتلقى EEPROM وبالكشف عن ACK إرسالها إشارة استجابة

4. استقبال وإرسال عنوان كلمة EEPROM يكشف ACK إرسالها إشارة استجابة

6. جهاز إرسال ينقل بداية إشارة عنوان 8'b1010_0001

الاستلام والكشف عن إشارة استجابة المرسلة من EEPROM ACK9. اقرأ بايت من البيانات

10. عدم انتقال إشارة استجابة NO ACK

11. يتم إرسال إشارة توقف

* تعليمات والاحتياطات:

(1) خط على مدار الساعة SCL: في نظام في أقل من 3.6V، EEPROM متوافقة 400kHZ معدل الاتصالات، وأنا استخدم 100KHZ.

(2) خط بيانات SDA: SDA المسلسل ثنائي الاتجاه نقل البيانات، وهذا الرقم هو ناتج استنزاف مفتوحة، مع استنزاف مفتوحة أو جهاز جامع مفتوحة أو ربط الخط؛

(3) بدء إشارة ووقف إشارة: على مدار الساعة خلال الفترة العالية للSCL أو SDA سحبت إلى أسفل العملية، لبدء ووقف على التوالي؛

(4) عنوان الجهاز: عنوان الجهاز ثمانية بت، والعلوي أربعة بت 1010، وانخفاض أربعة أجزاء، الأول 3-1 هو A2، A1، A0 هذه الدوائر الثلاث ذات الصلة مع الأجهزة الفعلية، ورقاقة لديه AT24C02 A2 ، A1، A0 هذه المسامير الثلاثة، لذلك هذا ثلاث الخطط الفعلية لإعطاء. عمليا نحن تخطيطي هذه المسامير الثلاثة على الارض مباشرة، بت 3-1 إلى 0، الشيء التالي هو 0، بت 0 هو R / W، بت 0TH 1، هي عملية القراءة، الأولى 0 من 0 يعني عملية الكتابة. حتى الكتابة إلى: 8'b1010_000 قراءة: 8'b1010_0001.

(5) كلمة العنوان: AT24C02 مساحة التخزين الداخلية 256 * 8 بت، لذلك هناك ثمانية بت عنوان.

(6) إشارة استجابة: يتم إرسال إشارة استجابة من قبل المتلقي بعد انتقال بايت بيانات كاملة، مراقبة النشرات سيد SDA، SCL هو على مستوى عال، وإذا كانت مراقبة SDA منخفضة، مما يدل على إشارة استجابة .

(7) إشارة غير استجابة: يتم إرسال إشارة غير استجابة بعد قراءة البيانات من قبل المضيف (FPGA)، وعندما SCL مرتفع، وإذا كان SDA مرتفع، مما يدل على إشارة عدم الاستجابة؛

يتم إرسال (8) بايت: يجب أن تؤخذ بروتوكول لجنة التحقيق المستقلة المضيف السيطرة بعد SDA خط البيانات، بايت عن طريق التحويل بايت، ظلت مستقرة خلال مستوى عال خلال ساعة مستوى منخفض SCL، والشيء الأكثر أهمية تنتقل أولا (شركة الخدمات المالية)، يجب أن يكون الجزء الخلفي من كل بايت إشارة استجابة (ينتقل إشارة استجابة من الجهاز، فمن الضروري للسيطرة على الافراج عن SDA خط البيانات)

(9) بايت قراءة: عندما يجب أن البيانات المقروءة أولا الافراج عن السيطرة على SDA بيانات خط المضيف، وقراءة أخذ العينات الوقت أثناء القراءة على مدار الساعة رفيع المستوى SCL، ومن ثم السيطرة على SDA خط قراءة البيانات من ، ثم سحبت SDA، أي غير المنقولة إشارة الاستجابة؛

(10) في خط البيانات SDA FPGA إلى الجانب المتلقي، لتعيين حالة مقاومة عالية.

(11) على التحكم: الذين يرسلون، من السيطرة الأول.

* تم العثور على الجمع بين الكتابة وتوقيت للقراءة كخطوة 1-5، ويمكن ترتيب ذلك من هذا القبيل تحكم للقراءة والكتابة لجنة التحقيق المستقلة:

* رمز بعد الانتهاء من RTL رأي موحد الحصول على النحو التالي:

ويمكن تصميم هذه الوحدة وفقا FIG عن طريق اثنين من أزرار التحكم ill_wr_ctrl (بروتوكول وحدة التحكم الكتابة)، ويكتب البيانات إلى EEPROM، ثم تلا البيانات إلى وحدة العرض الرقمية، وتستخدم للتحقق من صحة البروتوكول

* هنا أنا أكتب بشكل رئيسي حول قراءة البروتوكول وحدة التحكم الكتابة (ill_wr_ctrl)، والتحقق منها عن طريق المحاكاة

يجب الانتباه قبل إرسال البيانات، والتبديل مفتوح الأولى حافلة، أي، للحصول على السيطرة على الحافلة، والتحول حافلة عن مسارها بعد يتم إرسال البيانات، أي السيطرة على الافراج عن الحافلة، ومن ثم الكشف عن إشارة استجابة؛ وقراءة البيانات الأولى عندما تحكم الإفراج عن الحافلة، بعد قراءة الحصول على السيطرة على الحافلة، وسحبت SDA، أن يرسل لا نعترف، وأخيرا سحب منخفضة SDA خلال ارتفاع SCL، فإنه يرسل إشارة التوقف.

* اختبار متاحة على النحو التالي:

محاكاة الوقت لأن يتم إرجاع أي إشارة استجابة EEPROM، أن التعديلات يمكن أن يتم في المصدر، كما هو مبين، تخطي الإشارة استجابة الكشف، والقفز مباشرة إلى الدولة

* المحاكاة هي على النحو التالي:

توقيت الكتابة:

قراءة التوقيت:

الوصف: الأزرق جزء من خط السيطرة الافراج عن الحافلات بعد ذلك في حالة مقاومة عالية، والبيانات التغيير، يتم تحرير ناقل البيانات في انخفاض SCL

حقق موقفا وسطا.

* لجنة التحقيق المستقلة بروتوكول التوقيت هو ضيق جدا، لذلك ليس هناك مساعدة كبيرة بالنسبة لنا لتعلم التقنيات والأساليب لتحقيق توقيت، كتابة هذا بلوق وقتا طويلا، من جهة، وهذا هو ما كتبته والثانية بلوق التكنولوجيا، وليس على وجه الخصوص المهرة، لذلك سيكون هناك بعض الأخطاء أو العيوب، إذا وجدت، يرجى تصحيح لي أن أغتنم عناء ترك رسالة، وسوف يتم تصحيحها فورا، من ناحية أخرى، على الرغم من أنه يأخذ وقتا طويلا، ولكن لفهم أكثر عمقا للتصميم، لذلك نرحب للأصدقاء رسالة مع المصالح المشتركة لاستكشاف والتعلم معا والتقدم معا!

* تكنولوجيا فقط من أجل الحصول على مزيد من التبادلات ومزيد من التقدم -

* أهلا رسالة مناقشة ~